[发明专利]薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置

说明书

本申请根据并主张于2009年3月25日提出申请的日本专利申请第2009-075218号的优先权利益，该申请的公开内容在此整体并入本文供参考。

技术领域

本发明涉及一种薄膜晶体管、一种用于制造所述薄膜晶体管的方法以及一种使用所述薄膜晶体管的液晶显示面板和电子装置，更具体地，涉及适用于使用多晶硅作为其半导体层的薄膜晶体管、用于制造所述薄膜晶体管的方法以及使用所述薄膜晶体管的液晶显示面板和电子装置。

背景技术

半导体用于各种技术应用中，例如，使用半导体的薄膜晶体管(在下文中简称为“TFT”)构造液晶显示面板的像素区和驱动电路区，因此，有助于显示图像质量的改进以及液晶显示面板变薄。

例如，如图22所示的p-Si(多晶硅)TFT的此种类型的TFT在用作用于显示像素的像素区P中以及用于驱动元件的电路区C中的液晶显示面板的开关元件时，形成于诸如玻璃基板100的绝缘基板上。一般地，当首先在玻璃基板100上沉积二氧化硅膜作为底层绝缘膜(backing insulatingfilm)101后，a-Si(非晶硅)薄膜形成于二氧化硅膜上，并结晶化以形成多晶硅薄膜。然后，通过在多晶硅薄膜上进行蚀刻处理，形成在后处理阶段被活性化的TFT的活性层102。当在TFT的活性层102上形成栅极绝缘膜103后，形成由金属、多晶硅或类似材料制作的栅电极104，以获得TFT的基本结构。

接下来，通过采用栅电极104作为掩模，将杂质掺杂(或配料)进TFT的活性层102中，使得其中的杂质浓度变为1×10²⁰/cm³。此后，在其上进行退火处理以将杂质活性化，使得掺杂杂质的活性化率通常变为百分之几十，以在活性层102的一端上形成源极区(电极)，而在活性层102的另一端上形成漏极区(电极)。然后，在栅极绝缘膜103和栅电极104(包括未显示的栅极配线)上形成间层绝缘膜105。接下来，通过形成穿过栅电极104的两侧的间层绝缘膜105和栅极绝缘膜103的接触孔107a，形成电连接到活性层102(源极和/或漏极区)的配线107(源极和/或漏极配线)。此外，在图22中，还显示了由ITO(氧化铟锡)制作的像素电极111、配向膜112、液晶层113以及也由ITO(氧化铟锡)制作的共用电极114。

在具有上述的这种单个漏极结构的多晶硅TFT中，大量的断态漏电流甚至在TFT的截止状态下也会流动，因此，如果上述的多晶硅TFT用作用于液晶显示面板或类似装置的驱动电路或像素的开关的晶体管，则需要减少断态漏电流。尤其是在其中上述的TFT用作像素晶体管的像素区P中，如果断态漏电流的量很大，则出现不能保持电荷的故障，其将造成存储电容的下降以及显示图像质量的下降。在多晶硅的情况下，由于存在许多间隙面，由于在漏极端部处P-N结中形成沟道造成出现断态漏电流，所以很容易出现沟道。

为了解决多晶硅TFT中的此问题，已经提出了用于降低断态漏电流的各种措施。例如，一种方法就公开在日本专利第3143102号(专利文献1)中，其中通过降低源极/漏极区中的杂质浓度以提高载流子通过的势垒，也就是说，放宽电场的浓度，来降低断态漏电流。在日本专利第3937956号(专利文献2)中公开的另一方法中，除了降低源极/漏极区中的杂质浓度以降低断态漏电流外，通过仅提高在直接位于形成用于源极/漏极区中的配线连接的接触孔下的区域中的杂质浓度来保证获得导通电流。在日本专利公开申请第Hei 11-345978号(专利文献3)公开的另一方法中，通过在源极/漏极区中的高杂质浓度区和低杂质浓度区之间设置中间浓度区，以形成极好的连接并产生有效的势垒，来降低断态漏电流。在日本专利公开申请第2005-223347号(专利文献4)公开的另一种方法中，除了降低源极/漏极区中的杂质浓度外，通过将氢离子注入到源极/漏极区中，使得杂质浓度在6.0×10¹⁸/cm³到1.0×10²⁰/cm³的范围内，从而减少断态漏电流。在日本专利公开申请第2003-197631号(专利文献5)公开的另一种方法中，不仅通过降低杂质浓度，而且还通过将高能闪光或高能激光施加到源极/漏极区以形成具有10％到100％的高杂质活性化率的高活性区，来降低断态漏电流。此外，在以上专利文献5中，还说明了形成具有低于10％的低杂质活性化率的低活性区的方法，然而，低活性区只是被置于起到源极/漏极区作用的高活性区之间，结果，低活性区的形成没有起到降低断态漏电流的作用。