[发明专利]晶片封装结构及封装基板

说明书

技术领域

本发明有关于一种晶片封装技术，且特别有关于一种封装 基板及采用此封装基板的晶片封装结构。

背景技术

目前在半导体封装技术中，封装基板(package substrate) 是经常使用的构装组件之一。封装基板包括多层图案化线路层 (patterned conductive layer)以及多层介电层(dielectric layer) 交替叠合而成，且两线路层之间可通过导电孔(conductive via) 而彼此电性连接。两最外层的图案化导电层具有多个接垫。封 装基板还具有两分别覆盖两最外层图案化导电层的防焊层 (solder mask layer)，而这些防焊层具有多个开口，且这些开 口分别暴露出这些接垫的一部分，用以定义出接垫的接合区域。

晶片可通过覆晶接合(flip chip bonding)或打线接合(wire bonding)等方式组装至封装基板，以形成一晶片封装结构。此 外，封装基板还可经由多个焊球(solder ball)组装至外部组件 (例如印刷电路板)，其中焊球配置于封装基板的接垫上。然而， 当接垫的接合区域由防焊层的开口所定义，即接垫为焊罩定义 (Solder Mask Defined，SMD)型的接垫时，焊球仅与部分的 接垫表面相接合。因此，焊球可能无法稳固地附着于接垫上， 因而影响晶片封装结构的可靠度。此外，基于不同封装基板的 结构需求，在制程上亦需要对应的调整。

发明内容

本发明提供一种封装基板，具有较佳的可靠度。

本发明提供一种晶片封装结构，其采用上述的封装基板， 具有较佳的可靠度。

本发明还提出一种晶片封装结构，适于放置在一承载器上。 晶片封装结构包括一封装基板及一晶片。封装基板包括一叠合 层、一图案化导电层、一防焊层、至少一外部接垫及一垫高图 案。叠合层具有彼此相对的一第一表面与一第二表面。图案化 导电层配置于叠合层的第一表面上，且具有至少一内部接垫。 防焊层配置于叠合层的第一表面上，且具有至少一开口，其中 开口暴露出内部接垫。外部接垫配置于防焊层上且位于开口内， 其中外部接垫与开口所暴露出的内部接垫连接。垫高图案配置 于防焊层上。垫高图案相对于叠合层的第一表面的高度大于外 部接垫相对于叠合层的第一表面的高度。当封装基板经由垫高 图案放置在承载器上时，外部接垫不接触承载器。晶片配置于 封装基板上，位于叠合层的第二表面，且电性连接至封装基板。

本发明还提出一种晶片封装结构，适于连接一电子组件。 晶片封装结构包括一封装基板、一晶片及至少一焊球。封装基 板包括一叠合层、一图案化导电层、一防焊层、至少一外部接 垫及一垫高图案。叠合层具有彼此相对的一第一表面与一第二 表面。图案化导电层配置于叠合层的第一表面上，且具有至少 一内部接垫。防焊层配置于叠合层的第一表面上，且具有至少 一开口，其中开口暴露出内部接垫。外部接垫配置于防焊层上 且位于开口内，其中外部接垫与开口所暴露出的内部接垫连接。 垫高图案配置于防焊层上，其中垫高图案相对于叠合层的第一 表面的高度大于外部接垫相对于叠合层的第一表面的高度。晶 片配置于封装基板上，位于叠合层的第二表面，且电性连接至 封装基板。焊球连接外部接垫，且当封装基板经由焊球连接电 子组件时，垫高图案不接触电子组件。

本发明提出一种封装基板，其包括一叠合层、一图案化导 电层、一防焊层、至少一外部接垫及一垫高图案。叠合层具有 一表面。图案化导电层配置于叠合层的表面上，且具有至少一 内部接垫。防焊层配置于叠合层的表面上，且具有至少一开口， 其中开口暴露出内部接垫。外部接垫配置于防焊层上且位于开 口内，其中外部接垫与开口所暴露出的内部接垫连接。垫高图 案配置于防焊层上，其中垫高图案相对于叠合层的表面的高度 大于外部接垫相对于叠合层的表面的高度。

基于上述，本发明的封装基板具有与内部接垫相连接的外 部接垫，因此可增加焊球与接垫的接触面积，以提升焊球焊接 至封装基板后的可靠度。此外，本发明的封装基板亦具有垫高 图案，且此垫高图案相对于叠合层的表面的高度大于外部接垫 相对于叠合层的表面的高度。因此，当封装基板经由垫高图案 放置在承载器上时，可避免外部接垫接触承载器，以提升晶片 组装至封装基板后的可靠度。

附图说明

图1A为本发明的一实施例的一种晶片封装结构的剖面示 意图。