[发明专利]增强芯片封装时抗压能力的方法及其芯片

权利要求书

1.一种增强芯片封装时抗压能力的方法，其特征在于，在每一金属层间绝缘层掩模版的冗余区及每一金属互连线掩模版的冗余区内增设用于形成通孔的图案，第n金属互连线掩模版的冗余区内增设的图案与第n金属层间绝缘层掩模版的冗余区内增设的图案相对应，第n+1金属层间绝缘层掩模版的冗余区内增设的图案与第n金属互连线掩模版的冗余区内增设的图案相对应，其中，n＝1，2，3，……，N。

2.如权利要求1所述的增强芯片封装时抗压能力的方法，其特征在于，该芯片包括一衬基、多个依次交替叠置的金属层间绝缘层和绝缘介质层及一钝化层，使用所述第n金属层间绝缘层掩模版在芯片第n金属层间绝缘层的冗余区内刻蚀出通孔，使用所述第n金属互连线掩模版在芯片第n绝缘介质层的冗余区内刻蚀出通孔。

3.如权利要求2所述的增强芯片封装时抗压能力的方法，其特征在于，所述第n绝缘介质层的冗余区内的通孔与所述第n金属层间绝缘层的冗余区内相应的通孔相通，所述第n+1金属层间绝缘层的冗余区内的通孔与所述第n绝缘介质层的冗余区内相应的通孔相通，其中，n＝1，2，3，……，N。

4.如权利要求3所述的增强芯片封装时抗压能力的方法，其特征在于，所述金属层间绝缘层的冗余区内的通孔与所述绝缘介质层的冗余区内的通孔依次交替叠加从所述衬基延伸至所述钝化层。

5.如权利要求3或4所述的增强芯片封装时抗压能力的方法，其特征在于，所述第n金属层间绝缘层的冗余区内的各个通孔相互隔离，所述第n绝缘介质层的冗余区内的各个通孔相互隔离。

6.一种芯片，包括一衬基、多个依次交替叠置的金属层间绝缘层和绝缘介质层及一钝化层，其特征在于，该芯片的冗余区内设有至少一金属柱子，所述金属柱子从所述衬基延伸至所述钝化层，该金属柱子在所述衬基内设有接地端。

7.如权利要求6所述的芯片，其特征在于，所述金属柱子与该芯片的其他电路电学隔离。

8.如权利要求6或7所述的芯片，其特征在于，所述金属柱子由所述金属层间绝缘层的冗余区内的金属塞与所述绝缘介质层的冗余区内的金属线依次交替叠加形成。

9.如权利要求8所述的芯片，其特征在于，所述金属柱子为铜柱子。