[发明专利]差动偏移校正电路

说明书

技术领域

本发明是有关于一种差动偏移校正电路，且特别是有关于一种具有适用于自适应滤波器(adaptive filter)差动偏移(differential offset)的差动偏移校正电路。

背景技术

由于工艺的变异，差动放大器的共模增益(common gain)不会为零，因而会造成输出差动偏移(differential offset)。在具有较大的电压操作区间的情况下，细微差动偏移并不会影响正常信号的输出。如图1所示，图1为根据现有技术的差动偏移的信号波形示意图。当可操作的电压区间FR1较大时，虽然输出信号110具有差动偏移量OFS，但是由于其信号振幅并未超出电压区间FR1，所以仍然可以输出维持完整的信号波形。

然而，随着工艺的不断推进，晶片尺寸愈来愈小，其操作电压也愈来愈低，例如由2.5V降为1.8V。因为可供使用的电压操作区间逐渐下降，所以原本许多在高电压电源可忽略的效应也变得严重，足以影响信号的正确性。如图2所示，图2为根据现有技术的差动偏移的信号波形示意图。当可操作的电压区间FR2变小时，差动偏移OFS会使得输出信号110的波形失真。在这种情况下，即使后端的电路特性良好，也无法恢复信号的完整性。因此，随着元件缩小，差动偏移对信号传输正确性的影响程度会愈趋明显。

针对此一问题，现有技术提出几种解决的技术手段，例如在电路正常运行之外再插入偏移校正的运行，但此方法并无法适用于所有的接收端电路。或是在模拟数字电路的采样阶段(sample phase)时提供一个反向差动偏移量来抵消电路中的差动偏移，但此方法需要额外的参考电压产生电路，需要大量增加所占面积及所耗能量。另外，也有在信号传播路径中放入高通滤波器(High Pass Filter)来重新提供共模电压(Common Mode Voltage)，因此可阻绝差动偏移的影响。此法也需额外的参考电压产生电路及大电容。

发明内容

本发明提供一种差动偏移校正电路，直接在自适应滤波器的输出级电路上增设几个可控制电流源来调整差动偏移量。由于可控制电流源是设置在自适应滤波器的输出级电路上，因此差动偏移校正电路的差动偏移调整量并不会因自适应滤波器的增益改变而被影响。同时，也不会增加过多的布局面积与设计成本。

本发明提出一种差动偏移校正电路，适用于自适应滤波器，自适应滤波器具有输入级与输出级，上述输出级耦接于上述输入级并具有第一输出端与第二输出端，上述差动偏移校正电路包括四个可控制电流源，其中第一可控制电流源耦接于电压源与上述第一输出端之间，第二可控制电流源耦接于上述第一输出端与接地端之间，第三可控制电流源耦接于上述电压源与上述第二输出端之间，第四可控制电流源耦接于上述第二输出端与上述接地端之间。

在本发明一实施例中，其中当上述第一可控制电流源与上述第四可控制第电流源启用时，上述第二可控制电流源与上述第三可控制电流源禁用。当上述第二可控制电流源与上述第三可控制电流源启用时，上述第一可控制电流源与上述第四可控制电流源禁用。

在本发明一实施例中，其中上述输入级包括第一P型晶体管、第二P型晶体管、第一N型晶体管、第二N型晶体管与频率补偿单元。上述第一P型晶体管的源极耦接于电压源，上述第一P型晶体管的漏极耦接于上述第一P型晶体管的栅极与第一N型晶体管的漏极，上述第一N型晶体管的源极耦接于第五电流源的一端，上述第五电流源的另一端耦接于接地端。上述第二P型晶体管的源极耦接于上述电压源，上述第二P型晶体管的漏极耦接于上述第二P型晶体管的栅极与第二N型晶体管的漏极，上述第二N型晶体管的源极耦接于第六电流源的一端，上述第六电流源的另一端耦接于上述接地端。频率补偿单元耦接于上述第一N型晶体管的源极与上述第二N型晶体管的源极之间，其中上述第一N型晶体管与上述第二N型晶体管的栅极用以接收差动输入信号。