[发明专利]一种双镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种双镶嵌结构的形成方法。

背景技术

随着半导体器件的发展，半导体器件已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，不仅包括单层互连结构，而且要在多层之间进行互连，因此，还包括多层互连结构，其中多个互连层互相堆叠，并通过位于多个互连层之间的介质层进行隔离。特别地，利用双镶嵌(dual-damascene)工艺形成多层互连结构时，需要预先在介质层中形成用于互连的沟槽和通孔，然后用导电材料如铜填充所述沟槽和通孔。

所述双镶嵌工艺，按照工艺实现先后方式的不同可分为两类：先沟槽工艺(Trench First)和先通孔(Via First)工艺。先沟槽工艺包括：首先在已沉积的介质层上刻蚀出沟槽图形，然后再刻蚀出通孔图形；先通孔工艺包括：首先在介质层中定义出穿过介质层的通孔，然后利用另一光刻胶层定义并形成沟槽。

在申请号为200610025649.4的中国专利申请中，提供了一种先通孔工艺的双镶嵌结构的形成方法，包括：

如图1所示，提供衬底100、依次在所述衬底100上形成刻蚀阻挡层101、介质层102、及位于所述介质层102上的光刻胶层103。其中，所述衬底100上还具有导电材料导线层(图中未标示)，所述刻蚀阻挡层101用以避免衬底100中的导电材料导线层暴露于氧气中或其他腐蚀层性化学工艺中，所述光刻胶层103中具有通孔图案；

如图2所示，以光刻胶层103为刻蚀掩膜，将光刻胶层103的通孔图案转移到介质层102中，形成穿过介质层102厚度的通孔201，露出其下方的刻蚀阻挡层101的表面；

如图3所示，在介质层102上和通孔201中形成抗反射层104，即通孔填充(gap filling)过程。抗反射层104用以降低曝光显影工艺中反射光的干扰，以提高图形定义的质量，增强后期的沟槽刻蚀效果；

如图4所示，在所述抗反射层104上形成具有沟槽图案的光刻胶层105；

如图5所示，形成沟槽202。具体工艺同时参考图4，包括以光刻胶层105为刻蚀掩膜，通过等离子刻蚀工艺，将光刻胶层105的沟槽图案转移到介质层102中，形成沟槽202，最后去除抗反射层104和光刻胶层105，以形成具有通孔201和沟槽202的双镶嵌图案，本图示出的沟槽202用于连通相邻的通孔201，连通的通孔201之间的区域为通孔间介质层203。

但是，在所述形成沟槽202的等离子刻蚀中，未被光刻胶105遮挡，即待形成沟槽202的介质层102暴露于等离子氛围中，其表面收集刻蚀离子的密度与表面形状有关，在凹的部位离子密度接近零，在平缓的部位小，在尖的部位最大。如图5所示，待形成沟槽202的介质层102边角，因其形状较尖，将会收集到更多的刻蚀离子，使该处被过刻蚀，造成位于沟槽下方的通孔间介质层203表面不光滑，如具有突起。

继续参考图6，在所述通孔和沟槽内填充导电材料，并对导电材料进行平坦化处理。但是，上述通孔间介质层不光滑的表面会造成导电材料与通孔间介质层203之间出现多个孔洞301。对于导电材料来讲，这些孔洞301具有良好的绝缘特性，对应的孔洞301位置将形成电子迁移率失效的散点，进而影响双镶嵌结构的电学性能。

发明内容

本发明解决的问题是提供一种双镶嵌结构的形成方法，使得通孔间的介质层具有光滑的表面，减少后续填充的导电材料的孔洞，对应地，也减少了因孔洞产生的电子迁移失效的散点，提高双镶嵌结构的电学性能。

为解决上述问题，本发明提供一种双镶嵌结构的形成方法，包括：

提供衬底，所述衬底上形成有介质层，对所述介质层进行刻蚀，形成露出衬底表面的通孔；

对位于通孔间的介质层进行刻蚀，以形成沟槽，所述沟槽用于连接相邻的通孔；

对所述通孔间的介质层进行修复刻蚀，使其具有光滑的表面，所述刻蚀气体中包含有碳氟比例大于等于1∶2的气体。

可选的，所述碳氟比例大于等于1∶2的气体为C₄F₈或C₅F₈。

可选的，所述刻蚀气体为C₄F₈和O₂，其中，所述C₄F₈流量为10SCCM至50SCCM，O₂流量为100SCCM至500SCCM。

可选的，所述刻蚀时间为10秒至60秒。