[发明专利]集成电路结构

说明书

技术领域

本发明涉及一种集成电路，尤其涉及一种高频(high frequency)集成电路装置，且尤其涉及一种用于降低基板内信号损失(signal loss)的结构及其制造方法。

背景技术

高频电路(high-frequency circuit)已广泛地用于如无线通信(wirelesscommunication)应用的现今应用中。设计者所遭遇的共同问题之一为位于高频电路下方的基板内的信号损失(signal loss)，信号损失部分由起因于形成于高频电路与其下方基板之间的寄生电容器。一般来说，随着信号频率的增加，其信号损失也随之增加。如此将显著地限制了高频电路的设计。

图1显示了形成于半导体基板2上的公知射频(radio-frequency，RF)传输线10。RF传输线10包括了用于传输信号的信号线6。于半导体基板2与RF传输线10之间则形成有遮蔽金属图案4。遮蔽金属图案4可为接地。介电层8则分隔了RF传输线10与半导体基板2。虽然遮蔽金属图案4是用于遮蔽传输于信号线6内的信号免于耦接半导体基板2，然而实际上遮蔽金属图案4的厚度与区域是受到限制的，故于信号线6与半导体基板2之间仍形成了寄生电容器12。如此的不期望寄生电容器12限制了RF传输线10的操作频率至约10GHz或更低。而其操作频率更为增加时，于半导体基板2内的信号损失将更显著地增加。

再者，基于集成电路的尺寸缩小情形的增加，上述信号损失问题将更为劣化，其基于高频传输线与其对应的下方基板之间的距离降低。如此的距离降低情形将造成寄生电容值的增加。因此，便需要解决方案以解决上述问题。

发明内容

有鉴于此，本发明提供了集成电路结构，以解决上述公知问题。

依据一实施例，本发明提供了一种集成电路结构，包括：

一半导体基板，具有一第一导电性；一耗尽区，位于该半导体基板内；一深阱区，大体为该耗尽区所包覆，其中该深阱区具有相反于该第一导电性的一第二导电性，且该耗尽区包括直接位于该深阱区上的一第一部与直接位于该深阱区下的一第二部；以及一传输线，直接位于该耗尽区上。

依据另一实施例，本发明提供了一种集成电路结构，包括：

一半导体基板，具有一第一导电性；一深阱区，位于该半导体基板内且具有低于该半导体基板的一顶面的一顶面，其中该深阱区具有相反于该第一导电性的一第二导电性；一电压源，耦接于该深阱区；一传输线，直接位于该深阱区上；以及一介电层，分隔该传输线与该半导体基板的该顶面。

本发明的优点包括了对于高频传输线的信号损失降低，特别是射频传输线。此外，上述实施例可与现今工艺相整合而无须额外工艺步骤或光刻掩模的使用。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：

附图说明

图1显示了形成于半导体基板上的公知射频(RF)传输线；

图2A与图2B分别显示了依据本发明一实施例的一传输线的透视图与俯视图；以及

图3显示了得自于公知传输线及本发明一实施例的传输线的模拟结果的比较情形。

其中，附图标记说明如下：

2～半导体基板；

4～遮蔽金属图案；

6～信号线；

10～射频传输线；

12～寄生电容器；

30～基板/P基板；

32、32₁、32₂～传输线；

34～空间；

35～遮蔽图案；

36、36’～深阱区/深N阱区；

38～深阱区的顶表面；

40～基板的顶表面；

44、46～n型插拴；

48～接触插拴；

50～电压源；

52～耗尽区；

54～寄生电容器；

60～实线；

62～虚线；

D～深阱区的中间部的深度；

T～耗尽区的厚度；

W～指状物的宽度。

具体实施方式

本发明提供了一种新颖的基板损失降低结构及其制造方法。以下将讨论于本发明实施例中于制造时的中间阶段。也讨论了这些实施例的变化。于以下本发明的不同附图与图示实施例中，相同附图标记代表了相同元件。