[发明专利]用于可编程逻辑的高度可配置PLL体系结构

权利要求书

1.一种用于产生时钟信号的电路，所述电路包括：

第一复用器，用于从多个输入信号选择参考信号；

PLL电路，用于接收所述参考信号并产生多个相移信号，其中所述相移信号具有相同的频率和不同的相位，并且其中所述PLL电路包括第二复用器，所述第二复用器用于从所述多个相移信号选择反馈信号；

第一分频器电路，用于对至少两个相移信号的频率进行划分，以产生多个输出时钟信号；以及

第三复用器，用于选择所述多个输出时钟信号中的一个。

2.如权利要求1所述的电路，其中所述PLL电路还包括：

相位/频率检测器电路，用于接收第一和第二输入信号并基于第一和第二输入信号之间的相位关系产生控制信号；

电压控制振荡器电路，用于接收所述控制信号并基于所述控制信号调整所述多个相移信号的频率；以及

第二和第三分频器电路，通过对所述参考信号和所述反馈信号的频率进行划分而产生第一和第二输入信号；

由此相位检测器电路调整施加到所述电压控制振荡器电路的控制信号，直到第一和第二输入信号同相。

3.如权利要求2所述的电路，其中在第一输入信号的相位领先于第二输入信号的相位时所述控制信号被调整为增大所述多个相移信号的频率，并且在第一输入信号的相位落后于第二输入信号的相位时所述控制信号被调整为减小所述多个相移信号的频率。

4.如权利要求1所述的电路，其中所述第一分频器电路可被编程为调整划分所述相移信号的频率的因子。

5.如权利要求1所述的电路，其中所述多个输入信号与使能信号同步。

6.如权利要求1所述的电路，其中所选择的输出时钟信号被耦合到输出引脚以用作芯片外时钟信号，被耦合到全局时钟网络以用作芯片内全局时钟信号，或被耦合到时钟网络以用作芯片内本地时钟信号。

7.一种用于产生时钟信号的方法，所述方法包括：

从多个输入信号选择参考信号；

产生多个相移信号，其中所述相移信号具有相同的频率和不同的相位，并且产生多个相移信号包括从所述多个相移信号选择反馈信号；

对至少两个相移信号的频率进行划分，以产生多个输出时钟信号；以及

选择所述多个输出时钟信号中的一个。

8.如权利要求7所述的方法，其中产生多个相移信号还包括：

基于第一和第二输入信号之间的相位关系产生控制信号；

基于所述控制信号调整所述多个相移信号的频率；

通过对所述参考信号和所述反馈信号的频率进行划分而产生第一和第二输入信号；以及

调整所述控制信号直到第一和第二输入信号同相。

9.如权利要求8所述的方法，其中在第一输入信号的相位领先于第二输入信号的相位时所述控制信号被调整为增大所述多个相移信号的频率，并且在第一输入信号的相位落后于第二输入信号的相位时所述控制信号被调整为减小所述多个相移信号的频率。

10.如权利要求7所述的方法，其中通过可编程控制的因子划分每个相移信号的频率。

11.如权利要求7所述的方法，其中所述多个输入信号与使能信号同步。

12.如权利要求7所述的方法，其中所选择的输出时钟信号被耦合到输出引脚以用作芯片外时钟信号，被耦合到全局时钟网络以用作芯片内全局时钟信号，或被耦合到时钟网络以用作芯片内本地时钟信号。

13.一种用于将参考信号同步地提供到被PLL使能信号使能的PLL电路的电路，其包括：

复用器，用于从多个时钟信号选择参考信号；

锁存器，用于接收所述PLL使能信号并且在与所述PLL电路所对准的参考信号的边沿相对的参考信号的边沿处输出所述PLL使能信号的电流值；以及

与门，用于在锁存器的输出为高时将所述参考信号提供到所述PLL电路；

由此，在使能所述PLL电路时，所述PLL电路在其锁存到所述参考信号前接收所述参考信号。

14.如权利要求13所述的电路，其中所述锁存器是下降沿对准的，而所述PLL电路是上升沿对准的。

15.如权利要求13所述的电路，其中所述锁存器是上升沿对准的，而所述PLL电路是下降沿对准的。