[发明专利]具有感测放大器的半导体存储装置

权利要求书

1.一种感测放大器，包括：

第一反相器，其具有连接至位线的输入端子和连接至反位线的输出端子；及

第二反相器，其具有连接至所述反位线的输入端子和连接至所述位线的输出端子，

其中第一反相器和第二反相器被配置成分别经由不同上拉电压线接收上拉电压。

2.如权利要求1的感测放大器，其中第一反相器和第二反相器被配置成分别经由不同下拉电压线接收下拉电压。

3.如权利要求1的感测放大器，其中第一反相器被配置成从第一上拉电压线接收上拉电压且第二反相器被配置成从第二上拉电压线接收上拉电压，第一上拉电压线和第二上拉电压线共同连接至上拉电力供应电路且经由不同路径供应上拉电压。

4.如权利要求2的感测放大器，其中第一反相器被配置成从第一下拉电压线接收下拉电压且第二反相器被配置成从第二下拉电压线接收下拉电压，第一下拉电压线和第二下拉电压线共同连接至下拉电力供应电路且经由不同路径供应下拉电压。

5.如权利要求2的感测放大器，其中第一反相器被配置成从第一上拉电压线接收上拉电压且第二反相器被配置成从第二上拉电压线接收上拉电压，第一上拉电压线和第二上拉电压线共同连接至上拉电力供应电路且经由不同路径供应上拉电压，且

第一反相器被配置成从第一下拉电压线接收下拉电压且第二反相器被配置成从第二下拉电压线接收下拉电压，第一下拉电压线和第二下拉电压线共同连接至下拉电力供应电路且经由不同路径供应下拉电压。

6.如权利要求3的感测放大器，其中第一上拉电压线和第二上拉电压线经由不同接点连接至所述上拉电力供应电路。

7.如权利要求3的感测放大器，其中所述上拉电力供应电路包括PMOS晶体管，所述PMOS晶体管被配置成将上拉电压供应至第一上拉电压线及第二上拉电压线，且第一上拉电压线和第二上拉电压线经由不同接点连接至所述PMOS晶体管的漏极。

8.如权利要求7的感测放大器，其中所述PMOS晶体管具有指状结构，第一上拉电压线经由多个第一接点连接至所述PMOS晶体管的所述漏极，且第二上拉电压线经由多个第二接点连接至所述PMOS晶体管的所述漏极。

9.如权利要求3的感测放大器，其中所述上拉电力供应电路包括多个PMOS晶体管，所述多个PMOS晶体管被配置成将上拉电压供应至第一上拉电压线及第二上拉电压线，所述PMOS晶体管中的至少一个具有经由不同接点连接至第一上拉电压线和第二上拉电压线的漏极，且所述PMOS晶体管中的至少一个具有经由相同接点连接至第一上拉电压线和第二上拉电压线的漏极。

10.如权利要求4的感测放大器，其中第一下拉电压线和第二下拉电压线经由不同接点连接至所述下拉电力供应电路。

11.如权利要求4的感测放大器，其中所述下拉电力供应电路包括NMOS晶体管，所述NMOS晶体管被配置成将下拉电压供应至第一下拉电压线及第二下拉电压线，且第一下拉电压线和第二下拉电压线经由不同接点连接至所述NMOS晶体管的漏极。

12.如权利要求11的感测放大器，其中所述NMOS晶体管具有指状结构，第一下拉电压线经由多个第一接点连接至所述NMOS晶体管的所述漏极，且第二下拉电压线经由多个第二接点连接至所述NMOS晶体管的所述漏极。

13.如权利要求4的感测放大器，其中所述下拉电力供应电路包括多个NMOS晶体管，所述多个NMOS晶体管被配置成将下拉电压供应至第一下拉电压线及第二下拉电压线，所述NMOS晶体管中的至少一个具有经由不同接点连接至第一下拉电压线和第二下拉电压线的漏极，且所述NMOS晶体管中的至少一个具有经由相同接点连接至第一下拉电压线和第二下拉电压线的漏极。

14.一种感测放大器，包括：

第一反相器，其具有连接至位线的输入端子和连接至反位线的输出端子；及

第二反相器，其具有连接至所述反位线的输入端子和连接至所述位线的输出端子，

其中第一反相器和第二反相器被配置成分别经由不同下拉电压线接收下拉电压。