[发明专利]具有感测放大器的半导体存储装置

说明书

相关申请的交叉引用

本申请主张2009年11月30日申请的韩国专利申请案第10-2009-0117426号的优先权，该申请的全部公开内容以引用的方式并入本文中。

技术领域

本发明涉及半导体存储装置，且尤其涉及感测放大器及具有感测放大器的半导体存储装置。

背景技术

广泛地将锁存电路用作放大器以放大两条线之间的电压的差。将位线感测放大器(BLSA)提供为被用作放大器的锁存电路的代表性实例。

图1为说明现有半导体存储装置的位线感测放大器的电路图。

当自单元阵列100读取数据时，通过读取的数据改变位线BL的电压电平，这使得位线对BL及BLB的电压电平不同。在此状态下，因为位线BL的电压电平的改变相对较小，所以使用位线感测放大器110及120来放大位线对BL及BLB的电压电平之间的差。

将位线感测放大器110及120配置为锁存电路，用于分别放大位线对BL0及BLB0的电压之间的差或位线对BL2及BLB2的电压之间的差。锁存电路包括两个反相器111及112或121及122。在位线感测放大器110和120的放大操作期间，信号SAP及信号SAN改变至高电平，使得晶体管T1及T2接通。结果，上拉电压线RTO改变至电力供应电压VDD的电平，且下拉电压线SB改变至接地电压VSS的电平。经由电压线RTO及SB接收驱动电压的反相器对111及112和121及122分别放大位线对BL0与BLB0之间和BL2与BLB2之间的电压差。

举例而言，当位线BL0的电压电平高于反拉线(bar bit line)BLB0的电压电平时，位线感测放大器110将位线BL0改变至电力供应电压VDD的电平，且将反位线BLB0改变至接地电压VSS的电平。另一方面，当反位线BLB0的电压电平高于位线BL0的电压电平时，位线感测放大器110将反位线BLB0改变至电力供应电压VDD的电平，且将位线BL0改变至接地电压VSS的电平。

图2为说明现有半导体存储装置中发生感测失败的电路图。

当将“H”(或“L”)数据写入至特定单元且也将“H”(或“L”)数据写入至邻近单元中时(即，当特定单元的数据等同于邻近单元的数据时)，该数据与邻近单元的数据形成实心模式(solid pattern)。另一方面，当将“H”(或“L”)数据写入至特定单元且将“L”(或“H”)数据写入至邻近单元中时(即，当特定单元的数据不同于邻近单元的数据时)，该数据与邻近单元的数据形成岛状模式。

图2说明连接至字线WLN的单元中最右单元(指示为“岛(ISLAND)”)的数据形成岛状模式的情形。在此情形下，很可能的是，储存于形成岛状模式的单元中的数据可能不正确地被感测。举例而言，在字线WLN与连接至字线WLN的单元之间发生耦合(例如，电容性耦合)。在此情形下，因为(如所展示)“H”数据储存于连接至字线WLN的大多数单元中，所以字线WLN的电压增大。进一步，字线WLN的增大电压影响形成岛状模式的单元，使得岛状模式单元的电压增大。据此，很可能的是，将储存于岛状模式单元中的“L”数据不正确地感测为“H”数据。换言之，在岛状模式的情形下感测裕度减小。

图2说明岛状模式单元的数据为“L”数据的情形。然而，即使在岛状模式单元的数据为“H”数据且邻近单元的数据为“L”数据时，仍很可能将岛状模式单元的数据不正确地感测为“L”数据。

另一方面，当数据形成实心模式时，通过耦合效应而各自增强邻近数据。即，“H”数据的电势进一步增大，且“L”数据的电势进一步减小。因此，当数据形成实心模式时，感测裕度增大。

总之，当数据形成实心模式时，感测裕度增大，而当数据形成岛状模式时，感测裕度减小。

发明内容

本发明的实施例针对一种感测放大器，其防止当数据形成岛状模式时发生感测裕度的减小。该感测放大器可改进写入恢复时间tWR，同时防止感测裕度的减小。

根据本发明的一个实施例，一种感测放大器包括：第一反相器，其具有连接至位线的输入端子及连接至反位线的输出端子；及第二反相器，其具有连接至反位线的输入端子及连接至位线的输出端子，其中第一反相器及第二反相器被配置成分别经由不同上拉电压线接收上拉电压。

第一反相器可被配置成自第一上拉电压线接收上拉电压且第二反相器可被配置成自第二上拉电压线接收上拉电压。第一上拉电压线和第二上拉电压线共同连接至上拉电力供应电路，且经由不同路径供应上拉电压。