[发明专利]共享字线的无触点SONOS分栅式闪存

说明书

技术领域

本发明涉及半导体设计制造领域，且特别涉及一种共享字线的无触点 SONOS分栅式闪存。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究 的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各 类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等 移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体 管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存 储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只 读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部 分市场份额，成为发展最快的非挥发性半导体存储器。

然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制， 通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度 的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候， 由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。

一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存 由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性 能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦 除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个 字线从而使得芯片的面积也会增加，因此如何在提高芯片性能的同时进一步减 小芯片的尺寸是亟需解决的问题。

同时，随着存储器件尺寸不断缩小和存储密度的不断上升，形成于内层介 电层中的接触孔的尺寸也会变得更小，然而该内层介电层必须保持合理的厚度， 使得该接触孔需要保持相当大的深宽比(深度/宽度)，从而使得半导体衬底上的 接触点占据整个存储单元面积相当大的比率，成为制约存储器件尺寸和存储密 度进一步发展的重要因素。

发明内容

本发明提出一种共享字线的无触点SONOS分栅式闪存，其得到的闪存器件 能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时 也可以避免过擦除的问题。

为了达到上述目的，本发明提出一种共享字线的无触点SONOS分栅式闪 存，包括：

半导体衬底，其上具有间隔设置的源极区域和漏极区域；

沟道区，位于所述源极区域和漏极区域之间；

第一位线和第二位线，分别连接于所述源极区域和漏极区域；

第一浮栅，设置于所述沟道区和源极区域上方；

第二浮栅，设置于所述沟道区和漏极区域上方，所述第一浮栅和第二浮栅 分别构成第一存储位单元和第二存储位单元；

字线，包括第一部分和第二部分，所述第一部分位于所述沟道区上方并位 于所述第一浮栅和第二浮栅之间，所述第二部分连接于所述第一部分顶部，并 位于所述第一浮栅和第二浮栅上方，所述第二部分顶部延伸至所述第一位线和 第二位线上方，并通过绝缘层与所述第一位线和第二位线顶部相隔离。

其中，所述第一浮栅和第二浮栅为氮化硅浮栅。

进一步的，分别对所述字线、所述第一位线和所述第二位线施加第一存储 位单元读取电压，实现第一存储位单元读取。

进一步的，对所述字线、所述第一位线和所述第二位线施加的第一存储位 单元读取电压分别为2.5V、0V和1.5V，实现第一存储位单元读取。

进一步的，分别对所述字线、所述第一位线和所述第二位线施加第二存储 位单元读取电压，实现第二存储位单元读取。

进一步的，对所述字线、所述第一位线和所述第二位线施加的第二存储位 单元读取电压分别为2.5V、1.5V和0V，实现第二存储位单元读取。

进一步的，分别对所述字线、所述第一位线和所述第二位线施加第一存储 位单元编程电压，实现第一存储位单元编程。

进一步的，对所述字线、所述第一位线和所述第二位线施加的第一存储位 单元编程电压分别为4V、7.5V和0V，实现第一存储位单元编程。

进一步的，分别对所述字线、所述第一位线和所述第二位线施加第二存储 位单元编程电压，实现第二存储位单元编程。