[发明专利]瞬态抑制器件及其方法

权利要求书

1.一种瞬态抑制器件，包括：

半导体基底；

在所述半导体基底上形成的垂直MOS晶体管，所述垂直MOS晶体管具有耦合到所述瞬态抑制器件的第一端子的漏极、耦合到所述瞬态抑制器件的第二端子的源极，并且还具有栅极和阈值电压；

在所述半导体基底上形成的电压参考电路，所述电压参考电路耦合在所述瞬态抑制器件的所述第一端子和第二端子之间以接收输入电压，所述电压参考电路具有被配置成响应于所述输入电压增加到大于所述电压参考电路的阈值电压的第一值而形成参考电压的输出，其中所述参考电压具有小于所述垂直MOS晶体管的所述阈值电压的值；以及

在所述半导体基底上形成的第一晶体管，所述第一晶体管耦合成接收所述参考电压并响应于所述电压参考电路形成所述参考电压而形成启动所述垂直MOS晶体管的信号，其中当通过所述垂直MOS晶体管的电流从第一值增加到第二值时，所述垂直MOS晶体管相应地将所述瞬态抑制器件的所述第一端子钳制到大于所述第一值的第二值。

2.如权利要求1所述的瞬态抑制器件，还包括第二晶体管，所述第二晶体管在所述半导体基底上形成，并耦合成接收来自所述第一晶体管的信号和将栅极电压施加到所述垂直MOS晶体管的栅极。

3.如权利要求2所述的瞬态抑制器件，其中所述第二晶体管包括耦合到所述瞬态抑制器件的所述第二端子的源极、以及漏极，并且所述瞬态抑制器件还包括在所述半导体基底上形成的第三晶体管，所述第三晶体管具有耦合到所述瞬态抑制器件的所述第一端子的源极、共同耦合到所述垂直MOS晶体管的栅极和所述第二晶体管的漏极的漏极，其中所述第二晶体管是N沟道MOS晶体管，而所述第三晶体管是P沟道MOS晶体管。

4.如权利要求1所述的瞬态抑制器件，还包括配置成接收来自所述第一晶体管的信号并响应性地启动所述垂直MOS晶体管的CMOS晶体管对。

5.如权利要求1所述的瞬态抑制器件，其中所述电压参考电路包括齐纳二极管并且还包括电阻器，所述齐纳二极管具有耦合到所述瞬态抑制器件的所述第一端子的阴极和耦合到所述电压参考电路的输出的阳极，所述电阻器具有耦合到所述电压参考电路的所述输出的第一端子和耦合到所述瞬态抑制器件的所述第二端子的第二端子。

6.一种形成箝位器件的方法，包括以下步骤：

提供半导体基底；

在所述半导体基底上配置电压参考电路以在所述箝位器件的第一端子和所述箝位器件的第二端子之间接收输入电压，并将所述电压参考电路配置成响应于所述输入电压增加到大于所述电压参考电路的阈值电压的第一值而形成参考电压；

耦合晶体管增益级以放大所述参考电压并在所述晶体管增益级的输出上形成驱动电压，其中所述驱动电压具有大于所述电压参考电路的所述阈值电压的第二值；以及

在所述半导体基底上形成垂直MOS晶体管，所述垂直MOS晶体管的源极耦合到所述箝位器件的所述第一端子，而所述垂直MOS晶体管的漏极耦合到所述箝位器件的所述第二端子，其中所述垂直MOS晶体管的栅极耦合成接收来自所述晶体管增益级的所述驱动电压并响应性地将所述箝位器件的所述第一端子钳制到不小于所述电压参考电路的所述阈值电压的电压。

7.如权利要求6所述的方法，其中耦合晶体管增益级的步骤包括：将所述晶体管增益级配置成形成不小于所述垂直MOS晶体管的阈值电压的所述第二值。

8.如权利要求7所述的方法，其中耦合晶体管增益级的步骤包括：耦合第一晶体管以接收所述参考电压并响应性地形成具有大于所述参考电压的第三值的信号，以及耦合第二晶体管以接收所述信号并响应性地形成所述驱动电压。