[发明专利]瞬态抑制器件及其方法

说明书

技术领域

本发明通常涉及电子学，尤其是涉及半导体、其结构和形成半导体器件的方法。

背景技术

过去，半导体工业利用各种方法和结构来形成瞬态抑制器件(TSD)。这些瞬态抑制器件一般用于保护电子设备免受瞬态电干扰，例如静电放电(ESD)或电磁耦合干扰。瞬态电干扰通常出现在电子器件的端子例如输入和输出端子处。瞬态电干扰可能损坏器件的电子设备，因此瞬态抑制器件被连接到电子器件的端子以将损坏减到最小。瞬态抑制器件一般是齐纳二极管或以二极管配置耦合的晶体管。瞬态抑制器件一般具有高阻抗，在由瞬态抑制器件传导的电流增加时，这种高阻抗导致瞬态抑制器件两端的电压变化校大。该阻抗通常大约为1到10欧姆。因此，V-I特征曲线的拐点是柔和的。

技术进步导致电子器件以较低的电压操作。因为瞬态抑制器件两端的电压随着传导电流的增加而增加，现有的瞬态抑制器件通常不能充分保护以较低的电压操作的电子器件，例如低于大约5伏(5V)的电压，特别是更低的电压例如3伏(3V)或1.8伏(1.8V)或更小的电压；

因此，期望有一种瞬态抑制器件，其具有较低的阻抗，具有V-I特征曲线的较尖锐的拐点，具有较低的漏电流，并以小于大约5伏(5V)的电压操作。

发明内容

根据本发明的一个方面，提供一种瞬态抑制器件，包括：半导体基底；在所述半导体基底上形成的垂直MOS晶体管，所述垂直MOS晶体管具有耦合到所述瞬态抑制器件的第一端子的漏极、耦合到所述瞬态抑制器件的第二端子的源极，并且还具有栅极和阈值电压；在所述半导体基底上形成的电压参考电路，所述电压参考电路耦合在所述瞬态抑制器件的所述第一端子和第二端子之间以接收输入电压，所述电压参考电路具有被配置成响应于所述输入电压增加到大于所述电压参考电路的阈值电压的第一值而形成参考电压的输出，其中所述参考电压具有小于所述垂直MOS晶体管的所述阈值电压的值；以及在所述半导体基底上形成的第一晶体管，所述第一晶体管耦合成接收所述参考电压并响应于所述电压参考电路形成所述参考电压而形成启动所述垂直MOS晶体管的信号，其中当通过所述垂直MOS晶体管的电流从第一值增加到第二值时，所述垂直MOS晶体管相应地将所述瞬态抑制器件的所述第一端子钳制到大于所述第一值的第二值。

根据本发明的另一方面，提供一种形成箝位器件的方法，包括：提供半导体基底；在所述半导体基底上配置电压参考电路以在所述箝位器件的第一端子和所述箝位器件的第二端子之间接收输入电压，并将所述电压参考电路配置成响应于所述输入电压增加到大于所述电压参考电路的阈值电压的第一值而形成参考电压；耦合晶体管增益级以放大所述参考电压并在所述晶体管增益级的输出上形成驱动电压，其中所述驱动电压具有大于所述电压参考电路的所述阈值电压的第二值；以及在所述半导体基底上形成垂直MOS晶体管，所述垂直MOS晶体管的源极耦合到所述箝位器件的所述第一端子，而所述垂直MOS晶体管的漏极耦合到所述箝位器件的所述第二端子，其中所述垂直MOS晶体管的栅极耦合成接收来自所述晶体管增益级的所述驱动电压并响应性地将所述箝位器件的所述第一端子钳制到不小于所述电压参考电路的所述阈值电压的电压。

根据本发明的又一方面，提供一种形成半导体器件的方法，包括：提供半导体基底；在所述半导体基底上配置电压参考电路以在所述半导体器件的第一端子和所述半导体器件的第二端子之间接收输入电压，并将所述电压参考电路配置成响应于所述输入电压增加到大于所述电压参考电路的阈值电压的第一值而形成参考电压；在所述半导体基底上形成放大器，将所述放大器耦合在所述半导体器件的所述第一端子和第二端子之间，并将所述放大器配置成接收所述参考电压和在所述放大器的输出上形成驱动电压；以及在所述半导体基底上形成垂直电流流动MOS器件，所述垂直电流流动MOS器件的第一载流电极耦合到所述半导体器件的所述第一端子，所述垂直电流流动MOS器件的第二载流电极耦合到所述半导体器件的所述第二端子，且所述垂直电流流动MOS器件的控制电极耦合成接收来自所述放大器的所述驱动电压，其中所述垂直电流流动MOS器件配置成响应于所述驱动电压具有不小于所述垂直电流流动MOS器件的阈值电压的值而将所述半导体器件的所述第一端子钳制到不小于所述电压参考电路的所述阈值电压的电压。

附图说明

图1简要示出根据本发明的系统的包括提供保护的半导体器件的部分的实施方式；

图2简要示出根据本发明的图1的半导体器件的更详细的实施方式；

图3是一图表，其具有根据本发明的图2的半导体器件的一些V-I特征的曲线；