[发明专利]于二晶体管NOR结构中的能隙工程电荷捕捉存储器

权利要求书

1.一种集成电路装置，包括：

一存储器阵列，包含多条位线与该阵列中对应的多行存储单元耦接，多条参考线，多条存取栅极字符线与该阵列对应列中的多个存取栅极耦接，及多条存储栅极字符线与该阵列对应列中的多个存储栅极耦接，其中所述存储单元包含各自的存取晶体管及存储晶体管，该存取晶体管具有存取栅极而该存储晶体管具有存储栅极两者串联安排介于对应的位线与该多条参考线之一之间；

其中该存储晶体管至少一者包含一半导体主体，包含一具有一通道表面的通道，以及一介电叠层位于该存储栅极与该通道表面之间；该介电叠层包含：

一隧穿介电层与该存储栅极和该通道表面之一连接，该隧穿介电层包含多层材料结合安排以建立一相对低的价带能阶于接近该存储栅极和该通道表面该之一处，同时在该存储栅极和该通道表面该之一处的一第一距离具有一增加的价带能阶，以及在该存储栅极和该通道表面该之一处超过2nm以上的一第二距离处具有一降低的价带能阶；

一电荷捕捉介电层介于该隧穿介电层与该栅极和该通道表面的另一者之间，且具有一大于5nm的厚度；

一阻挡介电层位于该电荷捕捉介电层与该栅极和该通道表面的该另一者之间；以及

控制电路包括逻辑以读取、程序化及擦除储存于该阵列的所述存储单元中的资料。

2.如权利要求1所述的集成电路装置，其中该隧穿介电层与该通道表面相邻，且该控制电路安排由自该通道穿越该隧穿介电层至该电荷捕捉介电层的FN电子注射隧穿来程序化该阵列中的存储单元至一高临界状态，且安排由自该通道穿越该隧穿介电层至该电荷捕捉介电层的FN空穴注射隧穿来擦除该阵列中的存储单元至一低临界状态。

3.如权利要求1所述的集成电路装置，其中该隧穿介电层与该通道表面相邻，且该控制电路安排由自该通道穿越该隧穿介电层至该电荷捕捉介电层的通道热电子注射隧穿来程序化该阵列中的存储单元至一高临界状态，且安排由自该通道穿越该隧穿介电层至该电荷捕捉介电层的FN空穴注射隧穿来擦除该阵列中的存储单元至一低临界状态。

4.如权利要求1所述的集成电路装置，其中该控制电路安排由自该通道穿越该隧穿介电层至该电荷捕捉介电层的通道热电子注射隧穿来程序化该阵列中的存储单元至一高临界状态，且于一限制电流模式时施加一电压至该存取栅极以偏压该存取晶体管。

5.如权利要求1所述的集成电路装置，其中每一该存储单元的该半导体主体包括第一及第二掺杂终端，彼此由一通道区域分隔而没有发生于其间的接合，且一特定存储单元的该存储栅极与该存取栅极彼此相邻且于该通道区域之上。

6.如权利要求1所述的集成电路装置，其中该存取晶体管包括一隧穿介电层与该存取栅极和该通道表面之一连接，该隧穿介电层包含多层材料结合安排以建立一相对低的价带能阶于接近该存取栅极和该通道表面该之一处，同时在该存取栅极和该通道表面该之一处的一第一距离具有一增加的价带能阶，以及在该存取栅极和该通道表面该之一处超过2nm以上的一第二距离处具有一降低的价带能阶；

一电荷捕捉介电层于该隧穿介电层之上，且具有一大于5nm的厚度；

一阻挡介电层位于该电荷捕捉介电层与该存取栅极和该通道表面的另一者之间；以及

控制电路以施加偏压来致能对于该存储晶体管的存取以进行读取、程序化及擦除而不会导致该存取晶体管的显著电荷捕捉。

7.如权利要求1所述的集成电路装置，其中所述存储单元中的该存储晶体管具有一端点于该半导体主体之中，且包括一导电接点于该端点与一位线之间。

8.如权利要求1所述的集成电路装置，其中该隧穿介电层与该存储栅极相邻。

9.如权利要求1所述的集成电路装置，其中该隧穿介电层与该存储栅极相邻，且该控制电路安排由自该存储栅极穿越该隧穿介电层至该电荷捕捉介电层的FN空穴注射隧穿来程序化该阵列中的存储单元至一低临界状态，且安排由自该存储栅极穿越该隧穿介电层至该电荷捕捉介电层的FN电子注射隧穿来擦除该阵列中的存储单元至一高临界状态。

10.如权利要求1所述的集成电路装置，其中该隧穿介电层与该存储栅极相邻，且该控制电路安排由自该存储栅极穿越该隧穿介电层至该电荷捕捉介电层的FN空穴注射隧穿来擦除该阵列中的存储单元至一低临界状态，且安排由自该通道穿越该阻挡介电层至该电荷捕捉介电层的通道热电子注射隧穿来程序化该阵列中的存储单元至一高临界状态。