[发明专利]于二晶体管NOR结构中的能隙工程电荷捕捉存储器

说明书

技术领域

本发明主张2008年4月14日申请的美国临时专利申请案第61/124,652号的优先权，且纳入本文作为参考。 

本发明与另一美国申请案相关，其名称为“CHARGE TRAPPING DEVICESWITH FIELD DISTRIBUTION LAYER OVER TUNNELING BARRIER”，申请号11/756,559，申请日为2007年5月31号，在此提供为参考资料。 

本发明是关于闪存技术，特别是关于适用于高速擦除及程序化操作的电荷捕捉技术以适合作为在大规模集成电路中的嵌入存储器使用。 

背景技术

闪存是非挥发集成电路存储器技术的一类。传统的闪存使用浮动栅极存储单元。随着存储装置的密度提升，浮动栅极存储单元之间越加靠近，储存在相邻浮动栅极中的电荷交互影响即造成问题，因此形成限制，使得采用浮动栅极的闪存密度无法提升。另一种闪存所使用的存储单元称为电荷捕捉存储单元，其采用电荷捕捉层取代浮动栅极。电荷捕捉存储单元是利用电荷捕捉材料，不会如浮动栅极造成个别存储单元之间的相互影响，并且可以应用于高密度的闪存。 

典型的电荷储存存储单元包含一场效晶体管(FET)结构，其中包含由通道所分隔的源极与漏极，以及由介电材料叠层而与通道分离的栅极。其中该介电材料包含隧穿介电层、电荷储存层、与阻障介电层。较早的传统设计如SONOS装置，其中源极、漏极与通道形成于硅基材(S)上，隧穿介电层则由氧化硅(O)之上，电荷储存层由氮化硅形成(N)，阻障介电层由氧化硅(O)形成，而栅极则为多晶硅(S)。此种SONOS装置可采行多种已知的偏压技术，利用电子隧穿进行程序化，或者利用空穴隧穿、电子释放来进 行擦除。为了达成实际擦除操作所需的速度，隧穿介电层的厚度必须很薄(小于30埃)。然而，在此厚度下，存储单元的耐力及电荷保持特性相较于传统的浮动栅极技术是较差的。此外，如果具有相对较厚的隧穿介电层，擦除操作所需的电场亦会导致电子自栅极注射通过阻挡介电层。此电子注射导致一饱和擦除条件，在此电荷捕捉装置中的电荷阶级收敛至一平衡阶级。可参见由本案发明人Lu等人所提出的美国专利号7,075,828，标题为“Operation Scheme with charge Balancing Erase for Charge TrappingNon-Volatile Memory”。然而，假如擦除饱和阶级太高的话，此存储单元反而根本无法被擦除，或是会造成在许多应用中介于程序化与擦除状态之间的临界边界太小了。 

电荷捕捉存储单元的研究方向之一为NAND型的结构。举例而言，相关研究有Shin e.al.，“A Highly Reliable SONOS-type NAND Flash MemoryCell with Al2O3 or Top Oxide”IEDM，2003(MANOS)以及Shin et al.，“A Novel NAND-type MONOS Memory using 63nm Process Technology fora Multi-Gigabit Flash EEPROMs”，IEEE 2005.。 

在一NAND型态的结构中，存储单元是串联排列所以通过串行存储单元的读取电流可以限制在一定数目之下而读取操作的速度可以被达成。 

一个使用浮动栅极存储单元装置用以提供高速读取操作的替代结构是称为NOR的结构。在一NOR型态的结构中，存储单元是平行排列于区域位线与参考线之间。如此情况，读取操作时的电流可以相当的高。然而，任何自此存储单元沿着一给定位线的漏电流可以干扰成功读取资料的能力。因此，某些NOR结构安排成一个具有两个晶体管(2T)存储单元结构，其中每一个存储单元举有一存取晶体管，及一个资料储存晶体管彼此串连。此存取晶体管用来将资料储存晶体管与位线隔离且防止漏电流干扰其它存储单元的读取。