[发明专利]半导体结构

说明书

技术领域

本发明是有关于一种半导体结构，且特别是有关于一种静电放电防护的半导体结构。

背景技术

一般来说，集成电路(integrated circuits，ICs)非常容易受静电放电(electrostaticdischarge，ESD)的影响而受损，例如是电子设备中的高压瞬变。在某些电子设备中，高压瞬变可能具有正值及/或负值的尖峰，范围由数百伏特至数千伏特(静电压)，且时间长达数微秒。高电压静电放电瞬变可能由使用者的静电放电所造成，例如是由摩擦力或感应并接触集成电路(例如是设备控制)的端子或电路的设备机壳所造成。因此，由于疏忽所造成的静电电压可能导致输入晶体管的毁损。

集成电路通常都需要静电放电防护设计以保护内部的电子组件。然而，传统的静电放电防护结构，例如高压二极管在崩溃瞬间的能量太强且导通阻抗太大。如此一来，当电压增大时，电流增加幅度却微小。而无法达到高压二极管预期的操作电压与电流强度。

图1绘示已知技术的半导体结构的示意图。以下说明请参照图1，半导体结构5包括一基板50、一N型深井55、一P型深井60、一N型深井65、一N型掺杂井70、一P型参杂井75、一绝缘材料80、一高电压90及一低电压95。在位置关系上，N型深井55形成于基板50内。P型深井60形成于N型深井55内。N型深井65形成于P型深井60内。而P型参杂井75形成于P型深井60内，N型掺杂井70形成于N型深井65内。其中，高电压90连接于N型掺杂井70，低电压95连接于P型参杂井75。

此已知技术在95um×150um的面积条件下，实际运作时得到如图2的实验结果。图2绘示已知技术的半导体结构的电流与电压关系图。由图2可以得知崩溃电压为30伏特(V)，且电流对电压的斜率很小，每增加10伏特的电压，电流仅增加0.3安培。此斜率很小的状况因为此已知技术结构的寄生电阻太大而造成。且此结构的人体放电模式为0.5千伏特，相较于集成电路中至少要2千伏特的规格来说，尚未到达标准。

发明内容

本发明主要提供一种半导体结构，其利用二极管与晶体管的组合，使得电流相对于电压的斜率增大，并维持启动电压(崩溃电压)在30伏特(V)。

根据本发明的一方面，提出一种半导体结构。半导体结构包括一基板、一第一深井、一二极管及一晶体管。第一深井形成于基板内。二极管形成于第一深井内。晶体管形成于第一深井内。其中二极管连接于第一电压，晶体管连接于第二电压，且二极管与晶体管串联。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示已知技术的半导体结构的示意图。

图2绘示已知技术的半导体结构的电流与电压关系图。

图3绘示第一实施例的半导体结构的示意图。

图4绘示第一实施例的半导体结构的电路图。

图5绘示第一实施例的半导体结构的电流与电压关系图。

图6绘示第二实施例的半导体结构的示意图。

图7绘示第二实施例的半导体结构的电路图。

图8绘示第二实施例的半导体结构的电流与电压关系图。

主要组件符号说明：

10、20：半导体结构

110：基板

120、140：二极管

130、150：晶体管

210：第一深井

220：第二深井

230：第三深井

240：第四深井

250：第五深井

260：第六深井

310：第一掺杂井

320：第二掺杂井

330：第三掺杂井

340：第四掺杂井

350：第五掺杂井

360：第六掺杂井

370：第七掺杂井

380：第八掺杂井

390：第九掺杂井

400：第十掺杂井

510、530：第一电压

520、540：第二电压

600、610：导电组件

700、710：绝缘材料

800、810：电流与电压关系曲线

具体实施方式