[发明专利]具有连续电荷储存介电堆栈的非挥发存储阵列

说明书

技术领域

本发明是关于非挥发存储器，例如电荷捕捉非挥发存储器，特别是关于能隙工程多晶硅-氧化硅-氮化硅-氧化硅-氧化硅(BE-SONOS)非挥发存储器。

背景技术

一种制造一具有与非门行非挥发存储集成电路的常用工艺是，蚀刻介于一与非门行相邻存储单元之间的介电堆栈材料。因为介电堆栈材料被蚀刻去掉，后续布植接面于相邻存储单元之间的基板内就变得十分容易。

一个通常的认知是电荷会横向迁移进入此介电堆栈的氮化硅电荷捕捉层。如此的横向迁移会劣化由储存在此氮化硅电荷捕捉层所代表的资料。因此，需要一种工艺步骤，其可以蚀刻去掉介于与非门行和与非门行相邻存储单元之间的介电堆栈。如此蚀刻可以防止此氮化硅电荷捕捉层的电荷横向迁移。

布植通过介电堆栈材料需要此布植离子的较大布植能量，而较大的布植能量已知会对此布植离子穿过的中间材料产生伤害。伤害的介电堆栈材料会影响储存电荷于此介电堆栈中的非挥发存储器的可靠性。因此，对此额外的理由，需要一种工艺步骤，其可以在布植离子于相邻存储单元之间的接面前，蚀刻去掉介电堆栈。

发明内容

本发明的一目的为提供一种集成电路装置，包括一具有一非挥发存储单元阵列的集成电路。此集成电路包括一基板、多条字符线存取该非挥发存储单元阵列、多条位线存取该非挥发存储单元阵列、一介电堆栈层位于该基板之上以及布植区域于该基板的该介电堆栈层之下。

此非挥发存储单元阵列储存非挥发数据于由该多条字符线与该多条位线所存取的该介电堆栈层位置上。该介电堆栈层在一平面区域上是连续的且包括所述位置。

布植区域于该基板的该介电堆栈层之下，该布植区域是介于所述介电堆栈层位置之间。

在某些实施例中，该接面具有接面深度小于100纳米，其中在该接面的接面深度处具有与一背景浓度(如基板或是井区)相当的浓度。

此技术对非挥发存储器的耐力具有显着及不可预期的改善。

在某些实施例中，该该非挥发存储单元阵列可以承受至少十万次程序化-擦除循环，使得该非挥发存储单元阵列历经十万次程序化-擦除循环之后，该非挥发存储单元阵列一程序化状态的一临界电压的变异是不大于0.3V。

在某些实施例中，该该非挥发存储单元阵列可以承受至少十万次程序化-擦除循环，使得该非挥发存储单元阵列历经十万次程序化-擦除循环之后，该非挥发存储单元阵列的一自我提升干扰区间至少为4V。

此非挥发存储体的耐力的不可预期的改善并非依靠一直观的机制。耐力劣化最重要的机制是因为接口状态产生(Nit)。接口状态产生是因为介于硅基板与此介电堆栈′坚的一接口受到伤害，其产生悬荡键结。这些悬荡键结经常是与氢离子的移动相关。举例而言，因为硅-氢之间的建捷并非一个很强的键结，这些与氢离子连接的悬荡键结会在相对低温就断掉，且氢会向外扩散出薄膜。然而，对一连续的介电堆栈，此氮层可以做为一氢的密封层。氢会保留在薄膜中，以帮助保持住与氢离子连接的悬荡键结。

在某些实施例中，该介电堆栈层连续的部分阻挡自该基板向外扩散的氢。

在某些实施例中，该非挥发存储单元阵列成多个与非门行。

在某些实施例中，介电堆栈层包含一隧穿介电层、一电荷捕捉介电层及一阻挡介电层。隧穿介电层与该多条字符线的一字符线和该基板的一通道表面的一种连接，电荷捕捉介电层介于该隧穿介电层与该多条字符线的该字符线和该基板的该通道表面的另一种之间，而阻挡介电层位于该电荷捕捉介电层与该多条字符线的该字符线和该基板的该通道表面的该另一种之间。

举例而言，此隧穿介电层与一字符线接触，此电荷捕捉层介于隧穿介电层与通道表面之间，而阻挡介电层位于该电荷捕捉介电层与通道表面之间；或是此隧穿介电层与此基板的通道表面接触，此电荷捕捉层介于隧穿介电层与字符线之间，而阻挡介电层位于该电荷捕捉介电层与字符线之间。

在一实施例中，此捕捉层是一可靠的氮化硅，其具有非常深的陷阱以储存电荷，如此电荷不会横向的移动。

在某些实施例中，隧穿介电层包括一第一氧化硅层具有一小于等于15埃的厚度、一氮化硅层具有一小于等于30埃的厚度、及一第二氧化硅层具有一小于等于35埃的厚度。

本发明的另一目的为提供一种形成一存储集成电路的方法，该方法包括：

提供该存储集成电路的一基板；

形成一介电堆栈层于该基板之上：

形成多条字符线于该介电堆栈层之上；以及

布植通过该介电堆栈层以形成接面，使得所述接面形成于该介电堆栈层一连续的部分之下，