[发明专利]具有超结结构的半导体器件及其制造方法

权利要求书

1.一种具有超结结构的半导体器件，在所述半导体器件的俯视平面上，包括位于半导体基板上的元件区域和周边区域；所述元件区域位于半导体基板的中心区，周边区域位于元件区域的外围，并环绕所述元件区域；在所述半导体器件的截面上，在第一导电外延层内包括若干对具有第一导电类型的第一柱和具有第二导电类型的第二柱；所述第一柱与第二柱沿着电流流通的方向在半导体基板内延伸；在垂直电流流通的方向，由第一柱与第二柱所述构成的多对PN柱交替连接设置，形成超结结构；所述超结结构存在于元件区域与周边区域；其特征是：

在所述半导体器件的截面上，所述周边区域内设置有超结结构，在周边区域最外侧形成最外PN柱对，在所述周边区域对应于邻近元件区域处形成最内PN柱对；所述最外PN柱对远离元件区域，最内PN柱对邻近元件区域；所述最外PN柱对的深度小于周边区域内其余任意PN柱对深度；最外PN柱对的第二柱宽度小于周边区域内其余任意PN柱对的第二柱宽度；

在沿由最外PN柱对指向最内PN柱对的方向上，任意一对PN柱对的深度不大于所述PN柱对与最内PN柱对间任意一对PN柱对的深度；任意一对PN柱对相对应第二柱的宽度不大于所述PN柱对与最内PN柱对间的任意一对PN柱对相对应第二柱的宽度；所述第一导电类型层包括第一导电类型衬底与第一导电类型外延层，所述第一导电类型外延层邻接第一导电类型衬底。

2.根据权利要求1所述的具有超结结构的半导体器件，其特征是：在所述半导体器件的截面上，所述最内PN柱对的深度不小于周边区域内其余任意一对PN柱对的深度；所述最内PN柱对的第二柱宽度不小于周边区域内其余任意一对PN柱对的第二柱宽度。

3.根据权利要求1所述的具有超结结构的半导体器件，其特征是：在所述半导体器件的截面上，所述最内PN柱对的深度与元件区域相对应的PN柱对深度相同；所述最内PN柱对的第二柱宽度与元件区域的PN柱对的第二柱宽度相同。

4.根据权利要求1所述的具有超结结构的半导体器件，其特征是：在所述半导体器件的截面上，所述PN柱对沿电流流通方向在半导体基板内的延伸距离不大于半导体基板上部的第一导电类型外延层厚度。

5.根据权利要求1所述的具有超结结构的半导体器件，其特征是：在所述半导体器件的截面上，所述元件区域包括平面型MOS结构或沟槽型MOS结构。

6.根据权利要求1所述的具有超结结构的半导体器件，其特征是：在所述半导体器件的截面上，所述元件区域内任意PN柱对深度和宽度均相同。

7.一种具有超结结构的半导体器件的制造方法，其特征是，所述半导体器件的制造方法包括如下步骤：

(a)、提供具有第一导电类型的半导体基板，所述半导体基板包括第一导电类型外延层与第一导电类型衬底；

(b)、在所述半导体基板对应的第一导电类型外延层表面淀积硬掩膜层；

(c)、选择性的掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜开口，通过所述硬掩膜开口，利用各项异性刻蚀方法在第一导电类型外延层上形成多个沟槽；

(e)、在第一导电类型外延层表面上淀积第二导电类型杂质，形成第二导电类型外延层，所述外延层填充在上述沟槽内；

(f)、对覆盖在第一导电类型外延层表面的第二导电类型外延层进行抛光和平坦化；

(g)、在上述半导体基板对应于第一导电类型外延层的表面上，通过常规半导体工艺，得到半导体器件对应的元件区域与周边区域；所述元件区域包括平面型MOS结构或沟槽型MOS结构。

8.根据权利要求7所述具有超结结构的半导体器件的制造方法，其特征是：所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。

9.根据权利要求7所述具有超结结构的半导体器件的制造方法，其特征是：所述半导体基板的材料包括硅。