[发明专利]具有超结结构的半导体器件及其制造方法无效
申请号: | 201010170432.9 | 申请日: | 2010-05-04 |
公开(公告)号: | CN101826554A | 公开(公告)日: | 2010-09-08 |
发明(设计)人: | 朱袁正;叶鹏;李宗青;丁磊 | 申请(专利权)人: | 无锡新洁能功率半导体有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 无锡市大为专利商标事务所 32104 | 代理人: | 曹祖良 |
地址: | 214131 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 结构 半导体器件 及其 制造 方法 | ||
技术领域
本发明涉及一种半导体器件,尤其是一种具有超结结构的半导体器件及其制造方法。
背景技术
为了打破具有传统结构的垂直双扩散金属氧化物半导体功率器件(VDMOSFET)的正向导通电阻与反向耐压之间的“硅限”,一种公知的半导体结构,即超结结构(Super Junction)被提出和广泛应用。超结结构设置于器件外延层内,通过交替设置包括具有N导电类型柱与P导电类型柱的PN柱对形成超结结构。
此外,功率半导体器件通常包括提供电流流通通道的元件区域和降低元件区域边缘强电场,保证器件耐压的周边区域。传统的具有超结结构的功率半导体器件,在器件周边区域也采用了超结结构,亦是通过交替设置包括具有N导电类型柱与P导电类型柱的PN柱对而形成。并且所述周边区域内对应于P柱的深度,即在电流流通方向上由半导体基板上部向半导体基板内延伸的距离,与元件区域P柱的深度相同且有一定距离的深度,例如N型650V超结构VDMOSFET中,元件区域与周边区域的P柱深度会达到35-45微米。当器件处于反向耐压状态时(对于N型器件,漏极施加正电位,栅极与源极设置为零电位),元件区域的PN柱对迅速耗尽,耗尽层沿着垂直于电流流通方向由元件区域向周边区域延伸,由于周边区域亦是采用与元件区域相同深度的PN柱对,因此耗尽层继续沿着垂直于电流流通方向由紧邻元件区域的周边区域向远离元件区域的周边区域延伸,直至周边区域最外边界处相对应的一对PN柱。因为上述周边区域最外边界处一对PN柱的外侧,即远离元件区域的方向,是N型半导体基板上部的N型外延层,其与N型半导体基板下部的N型衬底层具有相等的电位,所以耗尽层会由周边区域边界处的一对PN柱下方转变原有延伸方向,沿着电流流通的方向向半导体外延层上表面延伸,直至其表面,同时,位于耗尽层内的电势线也指向耗尽层终止的位置。
此外,由于传统的具有超结结构的高压功率半导体器件,其周边区域结构特征包括:1)、周边区域PN柱对深度与元件区域PN柱对深度相同,且深度较深;2)、周边区域各对PN柱对的深度相同。因此,上述超结结构的半导体器件会带来以下弊端:耗尽层在由周边区域边界处一对PN柱下方向外延层表面延伸,所述耗尽层的弯曲度较大,在耗尽层转角处及沿着电流流通方向上的一侧,耗尽层宽度较水平方向的耗尽层宽度收窄许多,导致上述耗尽层内包围的电势线密度增大,降低了周边区域对元件区域的耐压可靠性;而如果降低半导体器件中对应周边区域的PN柱对深度,又会影响超结结构的耐压效果,无法满足器件耐压要求。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种具有超结结构的半导体器件及其制造方法,其反向耐压特性好、制造简单,制造成本低。
按照本发明提供的技术方案,所述具有超结结构的半导体器件,在所述半导体器件的俯视平面上,包括位于半导体基板上的元件区域和周边区域;所述元件区域位于半导体基板的中心区,周边区域位于元件区域的外围,并环绕所述元件区域;在所述半导体器件的截面上,在第一导电外延层内包括若干对具有第一导电类型的第一柱和具有第二导电类型的第二柱;所述第一柱与第二柱沿着电流流通的方向在半导体基板内延伸;在垂直电流流通的方向,由第一柱与第二柱所述构成的多对PN柱交替连接设置,形成超结结构;所述超结结构存在于元件区域与周边区域;其创新在于:
在所述半导体器件的截面上,所述周边区域内设置有超结结构,在周边区域最外侧形成最外PN柱对,在所述周边区域对应于邻近元件区域处形成最内PN柱对;所述最外PN柱对远离元件区域,最内PN柱对邻近元件区域;所述最外PN柱对的深度小于周边区域内其余任意PN柱对深度;最外PN柱对的第二柱宽度小于周边区域内其余任意PN柱对的第二柱宽度;
在沿由最外PN柱对指向最内PN柱对的方向上,任意一对PN柱对的深度不大于所述PN柱对与最内PN柱对间任意一对PN柱对的深度;任意一对PN柱对相对应第二柱的宽度不大于所述PN柱对与最内PN柱对间的任意一对PN柱对相对应第二柱的宽度;所述第一导电类型层包括第一导电类型衬底与第一导电类型外延层,所述第一导电类型外延层邻接第一导电类型衬底。
在所述半导体器件的截面上,所述最内PN柱对的深度不小于周边区域内其余任意一对PN柱对的深度;所述最内PN柱对的第二柱宽度不小于周边区域内其余任意一对PN柱对的第二柱宽度。在所述半导体器件的截面上,所述最内PN柱对的深度与元件区域相对应的PN柱对深度相同;所述最内PN柱对的第二柱宽度与元件区域的PN柱对的第二柱宽度相同。在所述半导体器件的截面上,所述PN柱对沿电流流通方向在半导体基板内的延伸距离不大于半导体基板上部的第一导电类型外延层厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡新洁能功率半导体有限公司,未经无锡新洁能功率半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010170432.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:自动化流水线集电盒
- 下一篇:垂直配向式像素结构及其制造方法
- 同类专利
- 专利分类