[发明专利]多晶硅刻蚀方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种多晶硅刻蚀方法。

背景技术

在互补金属氧化物器件(CMOS)的制造工艺中，栅极的制造工艺举足轻重，其代表整个半导体制造工艺的工艺水准，这是由于栅极的线宽、电阻率等参数直接影响形成的互补金属氧化物器件的响应速率、功耗等参数，因此必须严格控制栅极的轮廓和尺寸。

目前，互补金属氧化物器件的栅极通常由多晶硅制成，一般采用干法刻蚀工艺来刻蚀所述多晶硅。具体请参考图1A～1D，其为现有的多晶硅刻蚀方法的各步骤相应结构的剖面示意图。

参考图1A，首先，提供具有第一区域和第二区域的晶片10，所述晶片10上形成有栅极氧化层20，所述第一区域的栅极氧化层20上形成有第一多晶硅层31，所述第二区域的栅极氧化层20上形成有第二多晶硅层32。

其中，所述第一区域用以形成NMOS器件，所述第二区域用以形成PMOS器件，所述第一多晶硅层31包括非掺杂层31a以及位于非掺杂层31a上的掺杂层31b，所述掺杂层31b中掺入了N型杂质，例如，磷离子、砷离子或锑离子，以改善NMOS器件的电阻率，而所述第二多晶硅层32未掺入杂质。一般的，第一多晶硅层31和第二多晶硅层32的厚度为

参考图1B，接着，可利用曝光显影等工艺，在第一多晶硅层31和第二多晶硅层32上形成图案化光阻层40。

参考图1C，接下来，以图案化光阻层40为掩膜，执行主刻蚀(Main etch)步骤，以去除未被图案化光阻层40覆盖的部分的第一多晶硅层31，同时去除未被图案化光阻层40覆盖的部分的第二多晶硅层32。一般的，在所述主刻蚀步骤中，未被图案化光阻层40覆盖的掺杂层31b未被完全去除。

其中，所述主刻蚀步骤所使用的刻蚀气体通常包括氯气、四氟化碳、氧气以及溴化氢，反应腔室压力范围为7～9mTorr，射频功率范围为700～900W，控制电压为-100V，所述主刻蚀步骤的刻蚀速率较快，且轮廓的控制效果较好。

参考图1D，执行软着陆刻蚀步骤，以去除未被剩余的第一多晶硅层和剩余的第二多晶硅层，也就是说，在软着陆刻蚀步骤中，去除第一多晶硅层31的全部非掺杂层以及剩余的掺杂层，并去除剩余的第二多晶硅层，以在所述第一区域上形成第一栅极，并在所述第二区域上形成第二栅极。

其中，所述软着陆刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢，且所述软着陆刻蚀步骤的射频功率小于所述主刻蚀步骤的射频功率，并可通过光学终点检测的方式，使所述软着陆刻蚀操作停留在栅极氧化层20上，因此，所述软着陆刻蚀步骤对栅极氧化层20的选择比较高，可避免损伤栅极氧化层20，但是该软着陆刻蚀步骤对栅极轮廓的控制效果不如主刻蚀步骤理想。

然而，在实际生产中发现，由于在软着陆刻蚀步骤中，同时去除第一多晶硅层31的全部非掺杂层31b以及剩余的掺杂层，而剩余的掺杂层的刻蚀速率比非掺杂层31b的刻蚀速率快，并且，该软着陆刻蚀步骤的轮廓控制效果不如所述主刻蚀步骤理想，因此导致最终形成的第一栅极上形成了弓形缺陷(图1D中虚线所示区域)，所述弓形缺陷通常发生在掺杂层31a和非掺杂层31b的分界处，所述弓形缺陷导致最终形成的栅极轮廓较差，且栅极的尺寸偏差较大，影响了半导体器件的性能。

发明内容

本发明提供一种多晶硅刻蚀方法，以解决现有的多晶硅刻蚀方法形成的栅极轮廓较差，且栅极的尺寸偏差较大的问题。

为解决上述技术问题，本发明提供一种多晶硅刻蚀方法，包括：提供具有第一区域和第二区域的晶片，所述第一区域形成有第一多晶硅层，所述第二区域形成有第二多晶硅层，所述第一多晶硅层包括非掺杂层以及位于所述非掺杂层上的掺杂层；在所述第一多晶硅层和第二多晶硅层上形成图案化光阻层；执行第一刻蚀步骤，以去除未被所述图案化光阻层覆盖的部分第一多晶硅层和部分第二多晶硅层；执行第二刻蚀步骤，以去除未被所述图案化光阻层覆盖的剩余的第一多晶硅层和剩余的第二多晶硅层；在所述第一刻蚀步骤中，未被所述图案化光阻层覆盖的掺杂层被完全去除。

进一步的，所述第一刻蚀步骤持续的时间根据所述晶片的掺杂层的厚度与选定的刻蚀速率计算获得。