[发明专利]VDMOS器件版图结构及其制作方法有效
申请号: | 201010173133.0 | 申请日: | 2010-05-10 |
公开(公告)号: | CN101901804A | 公开(公告)日: | 2010-12-01 |
发明(设计)人: | 刘宗贺;黄益中;罗添耀;陈家生;王磊;康鹏飞;王定宁;张海涛;罗鑫;陈奔;王晓杰;吴建清 | 申请(专利权)人: | 深圳深爱半导体有限公司 |
主分类号: | H01L27/04 | 分类号: | H01L27/04;H01L29/06;H01L21/77 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 吴平 |
地址: | 518029 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | vdmos 器件 版图 结构 及其 制作方法 | ||
【技术领域】
本发明涉及半导体领域,尤其涉及一种垂直双扩散金属氧化物半导体(VDMOS)器件版图结构及其制作方法。
【背景技术】
传统技术,在VDMOS器件的P+二极管的版图结构设计中,元胞结构有方型,多边形以及条形的结构。常见的方型以及多边形的元胞结构P+二极管区域都是孤立的单元,条形结构中也有很多的P+条形区域在P+版图中与其它的P+区域是不连接在一起的孤立单元。
由于VDMOS器件中存在孤立的P+二极管结构单元,当VDMOS器件承受反向能量时,孤立的P+二极管结构单独承受的很大反向能量,但由于其承受能力有限,当有反向电流流经VDMOS器件P+区域时,孤立的P+二极管结构很容易烧毁,导致整个器件损坏,从而影响器件的稳定工作,造成浪费和安全隐患。
【发明内容】
有鉴于此,有必要针对上述VDMOS器件承受反向能量时容易烧毁损坏的问题,提出一种承受反向能量时不易烧毁损坏的VDMOS器件版图结构。
一种垂直双扩散金属氧化物半导体器件版图结构,包括衬底、衬底上的外延层以及外延层上注入形成的P+区域,所述P+区域呈网络结构且全部相互连接。
优选的,所述P+区域为条形结构P+区域。
优选的,所述条形结构P+区域通过平行和垂直分布,全部连接呈网络结构。
优选的,还包括在所述外延层表面的栅氧化层,栅氧化层上的多晶硅层,多晶硅层表面的保护层以及保护层上的电极。
一种垂直双扩散金属氧化物半导体器件版图结构制作方法,包括如下步骤:
在衬底上形成外延层;
在外延层上生长氧化层;
对氧化层进行光刻,刻蚀出一个全部连接的呈网络结构的刻蚀区域;
对外延层进行P+注入,形成全部连接的呈网络结构的P+区域。
优选的,所述P+区域为条形结构P+区域。
优选的,所述条形结构P+区域通过平行和垂直分布,全部连接呈网络结构。
优选的,还包括进行后续工艺的步骤;所述后续工艺包括在外延层上形成栅氧化层,在栅氧化层上形成多晶硅层,多在晶硅层表面形成保护层以及在保护层上形成电极。
上述VDMOS器件版图结构及其制作方法,P+区域为全部连接的网络结构的区域,不存在孤立的P+区域,从而使得该版图结构中,所有P+二极管结构单元存在于一个全部连接的网络结构中。当有器件承受反向能量时,没有孤立的P+二极管,反向能量由网络结构连接的所有P+二极管共同承受,从而大大提高了器件的抗反向冲击能力,保护器件,使器件不易烧毁损坏,减少器件的损坏率,大大提高了器件的安全性能,避免浪费,节约了成本。
【附图说明】
图1是一个实施例中VDMOS器件版图结构的剖面图;
图2是一个实施例中VDMOS器件版图结构的俯视图;
图3是一个是实施例中VDMOS器件版图结构制作方法的流程图。
【具体实施方式】
下面结合附图,对本发明的具体实施方式进行详细描述。
图1是一个实施例中VDMOS器件版图结构的剖面图。图2是一个实施例中VDMOS器件版图结构的俯视图。
结合图1和图2,该VDMOS器件版图结构包括衬底110、衬底110上的外延层120,在外延层120上注入形成的P+区域130以及外延层120表面的栅氧化层(图未示),栅氧化层上的多晶硅层,多晶硅层表面的保护层,以及保护层上的电极。
P+区域130为全部连接的呈网络结构的区域,不存在孤立的P+区域130,从而使得该版图结构中,所有P+二极管结构单元存在于一个全部连接的网络结构中。
该实施例中,P+区域130在外延层120上注入形成时,为条形结构。在终端210中,各个条形的P+区域130通过平行和垂直分布,形成全部连接的一个网络结构。
在其他实施例中,P+区域130还可为圆形结构或者多边形结构,各个圆形结构或者多边形结构的P+区域130全部连接,形成网络结构。
此外,还提供一种VDMOS器件版图结构的制作方法。
图3是一个是实施例中VDMOS器件版图结构制作方法的流程图,该方法包括如下步骤:
S31:在衬底上形成外延层。
S32:在外延层上生长氧化层。
S33:对氧化层进行光刻,刻蚀出一个全部连接的网络结构的刻蚀区域。
S34:对外延层进行P+注入,形成全部连接的网络结构的P+区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳深爱半导体有限公司,未经深圳深爱半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010173133.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的