[发明专利]SOI横向MOSFET器件

说明书

技术领域

本发明涉及半导体功率器件和功率集成电路，确切地说涉及一种用于功率集成电路或射频功率集成电路的SOI(Semiconductor On Insulator，绝缘衬底上半导体)横向MOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor，金属-氧化物-半导体场效应晶体管)器件，特别涉及一种高耐压、低功耗的横向MOSFET器件。

背景技术

SOI是在顶层半导体(称为有源层)和衬底层(可以为半导体或绝缘介质)之间引入介质埋层，将半导体器件或电路制作在有源层中。集成电路中高压器件、低压电路之间通常采用隔离槽30进行隔离，有源层3与衬底层1之间则由介质层2进行隔离(如图1所示)。因此，与体硅(半导体)技术相比，SOI技术具有寄生效应小，泄漏电流小，集成度高、抗辐射能力强以及无可控硅自锁效应等优点，在高速、高温、低功耗以及抗辐射等领域得到广泛关注和应用。

SOI功率集成电路技术的关键是实现高耐压、低功耗以及高压单元和低压单元之间的有效隔离。SOI横向器件，如LDMOSFET(Lateral Double-diffusedMetal-Oxide-Semiconductor Field-Effect-Transistor LDMOSFET，横向双扩散金属氧化物场效应晶体管)因其便于集成和相对较低的导通电阻而成为SOI功率集成电路的核心器件，在等离子显示屏、马达驱动、汽车电子、便携式电源管理产品以及个人电脑等应用中倍受青睐。同时，较之于VDMOSFET(VerticalDouble-diffused  Metal-Oxide-Semiconductor  Field-Effect-TransistorVDMOS，垂直双扩散金属氧化物半导体场效应晶体管)，横向MOSFET更高的开关速度，使其在射频领域应用广泛。

对于常规LDMOSFET器件而言，漂移区长度随器件击穿电压的升高单调增加。这不仅使器件(或电路)的芯片面积增加、成本增大，而且不利于小型化。更为严重的是，器件的导通电阻随漂移区长度(或器件耐压)的增加而增大(导通电阻与器件耐压的关系式可以表达为：Ron∝BV^2.5，其中BV为器件耐压，Ron为导通电阻)，导通电阻的增加导致功耗急剧增加，并且器件开关速度也随之降低。

与平面栅结构的MOSFET相比，具有槽栅结构的MOSFET，一方面可以增加封装密度，从而提高沟道密度和电流密度。另一方面槽栅MOSFET的沟道的长度不受光刻工艺的限制，沟道可以做得较短，从而降低导通电阻。以上两点均增加槽栅结构的MOSFET电流承受能力。再者，槽栅MOSFET能够避免JFET(JunctionField-Effect-Transistor，结型场效应晶体管)效应和闭锁效应。

为了克服上面提到的常规LDMOSFET存在的问题，业内研究者利用槽栅MOSFET的优点，提出了基于槽技术的SOI LDMOSFET器件结构。文献(Won-So Son，Young-Ho Sohn，Sie-Young Choi，【Effects of a trench under the gate inhigh voltage RESURF LDMOSFET for SOI power integrated circuits】Solid-State Electronics 48(2004)1629-1635)提出具有槽的RESURFLDMOSFET，其器件结构如图2所示。该器件将氧化物槽31引入栅电极G末端附近直至漏区之间的漂移区。当掺杂浓度过高时，氧化物槽31降低栅电极G末端之下硅表面的高电场，避免此处提前击穿，并降低漏区边缘的表面电场峰值，从而在降低导通电阻的基础上提高器件耐压。该器件在漂移区长度为16μm，介质埋层2和有源层3厚度分别为3μm和8μm时的最高耐压可达356V。该文献报道其实验结果耐压为352V，比导通电阻约为18.8mΩ·cm²。该类结构的LDMOSFET在250V时，比导通电阻约为9mΩ·cm²。可见，该结构降低漂移区长度和比导通电阻的效果非常有限。