[发明专利]非易失性半导体存储装置

权利要求书

1.一种非易失性半导体存储装置，其特征在于，具备：

第一存储体，其包括能够进行电写入和电读取的多个存储器单元；

第二存储体，其包括能够进行电写入和电读取的多个存储器单元；

第一端口，其串行输入第一控制信号；

第二端口，其串行输入第二控制信号；

模式切换端子，其输入对第一模式和第二模式进行切换的模式切换信号；和

控制电路，其根据输入给所述模式切换端子的模式切换信号，在第一模式中，能够根据输入给所述第一端口的第一控制信号对所述第一存储体进行存取，并且能够根据输入给所述第二端口的第二控制信号对所述第二存储体进行存取，在第二模式中，根据输入给所述第一端口的第一控制信号，能够对所述第一和第二存储体双方进行存取。

2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路具备：

第一控制电路，其控制对第一存储体的存取；

第二控制电路，其控制对第二存储体的存取；和

模式切换电路，其按照在第一模式中分别向所述第一和第二控制电路提供所述第一和第二控制信号，而在第二模式中分别向所述第一和第二控制电路提供所述第一控制信号并且使所述第二控制信号无效的方式进行切换，

在所述第二模式中，所述第一和第二控制电路根据所述第一控制信号分别控制对所述第一和第二存储体的存取。

3.根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，

所述第一控制信号包含第一串行时钟、与第一串行时钟同步的第一串行数据，所述第二控制信号包含第二串行时钟、与第二串行时钟同步的第二串行数据。

4.根据权利要求3所述的非易失性半导体存储装置，其特征在于，

在所述第二模式中，为了对所述第一和第二存储体双方进行存取，在所述第一串行数据中追加1比特的地址数据，

所述控制电路在所述第二模式中，当被追加的地址数据为第一值时，能够对所述第一存储体进行存取，

当被追加的地址数据为第二值时，能够对所述第二存储体进行存取。