[发明专利]非易失性半导体存储装置

说明书

技术领域

本发明涉及一种可进行电删除和编程的非易失性半导体存储装置(EEPROM：Electrically Erasable Programmable Only Memory)，特别是提供一种双端口EEPROM。

背景技术

双端口EEPROM具有多个存储体，是一种构成为能够独立地对各存储体进行存取的EEPROM。

例如，具有第一和第二存储体的双端口EEPROM具有第一和第二端口。而且，通过向第一端口串行输入第一控制信号(时钟、地址数据等)，能够对第一存储体进行存取，并且通过向第二端口串行输入第二控制信号(时钟、地址数据等)，能够对第二存储体进行存取。

从用户的角度考虑，双端口EEPROM通过在一个封装体上搭载多个EEPROM而构成，对于多个系统独立的系统，能够独立地且同时使用这些EEPROM。专利文献1公开了双端口EEPROM。

【专利文献1】日本特开平11-306010号公报

如上所述，在现有的双端口EEPROM中，能够独立地对多个存储体进行存取。因此，对各存储体进行数据的写入时，也需要输入对应于与各存储体的端口相应的端口的控制信号，存在耗时长的问题。

发明内容

本发明的非易失性半导体存储装置的特征在于，具备：第一存储体，其包括能够进行电写入和电读取的多个存储器单元；第二存储体，其包括能够进行电写入和电读取的多个存储器单元；第一端口，其串行输入第一控制信号；第二端口，其串行输入第二控制信号；模式切换端子，其输入对第一模式和第二模式进行切换的模式切换信号；和控制电路，其根据输入给所述模式切换端子的模式切换信号，在第一模式中，能够根据输入给所述第一端口的第一控制信号对所述第一存储体进行存取，并且能够根据输入给所述第二端口的第二控制信号对所述第二存储体进行存取，在第二模式中，根据输入给所述第一端口的第一控制信号，能够对所述第一和第二存储体双方进行存取。

(发明效果)

根据本发明，能够减少EEPROM的写入时间。

附图说明

图1是表示本发明的实施方式的EEPROM的构成的图。

图2是说明本发明的实施方式的EEPROM的动作的图。

图3是说明本发明的实施方式的EEPROM的动作的图。

图4是说明本发明的实施方式的EEPROM的动作的图。

图5是表示EEPROM的端子配置的图。

图6是表示本发明的实施方式的EEPROM与ROM记录器之间的连接例的图。

图7是说明本发明的实施方式的EEPROM的写入动作的图。

图8是具有HDMI连接器的显示器装置的系统构成图。

图中：1-EEPROM；10-第一时钟输入端子；11-第一数据输入输出端子；12-第二时钟输入端子；13-第二数据输入输出端子；14-模式切换端子；15～17-输入缓冲器；18、19-输入输出缓冲器；20-模式切换电路；20A、20B-多路转接器；21-第一存储体；22-第二存储体；23-第一存储体控制电路；24-第二存储体控制电路；100-液晶电视；101、102-HDMI连接器；103、104-电平转换器；105-HDMI接收机；106-影像信号处理器；111-DVD；112-HDD。

具体实施方式

下面，参照添图说明本发明的实施方式。

[EEPROM1的构成]

图1是表示本发明的实施方式的EEPROM1的构成的图。EEPROM1是串行接口方式的EEPROM，具备输入第一串行时钟SCL1的第一时钟输入端子10、输入输出与第一串行时钟SCL1同步的第一串行数据SDA1的第一数据输入输出端子11、输入第二串行时钟SCL2的第二时钟输入端子12、输入输出与第二串行时钟SCL2同步的第二串行数据SDA2的第二数据输入输出端子13、输入模式切换信号COMB的模式切换端子14。

第一时钟输入端子10和第一数据输入输出端子11构成第一端口，第二时钟输入端子12和第二数据输入输出端子13构成第二端口。

EEPROM1还具备输入缓冲器15～17、输入输出缓冲器18、19、模式切换电路20、第一存储体21、第二存储体22、第一存储体控制电路23、第二存储体控制电路24。

第一和第二存储体21、22是包括可进行电写入和电读取的多个存储器单元的存储区域。以下，以具有2k比特(256×8比特)的存储容量的存储体为一例说明第一和第二存储体21、22。