[发明专利]四方扁平无导脚的半导体封装件及制法及该制造用金属板

说明书

技术领域

本发明涉及一种封装结构及其制法，尤其涉及一种四方扁平无导脚的半导体封装件(Quad Flat Non Leaded Package，QFN)及其制法。

背景技术

现有芯片是以导线架(Lead Frame)作为芯片承载件以形成一半导体封装件，而该导线架主要包括一芯片座及形成于该芯片座周围的多个导脚，于该芯片座上黏接芯片，并以焊线电性连接该芯片与导脚后，再将封装树脂包覆该芯片、芯片座、焊线以及导脚的内段而形成该具导线架的半导体封装件。

就集成电路技术发展而言，在半导体工艺上不断朝向积集度更高的工艺演进，且高密度的构装结构是为业者追求的目标。而芯片尺寸构装所采用的承载器(carrier)包括：导线架(lead frame)、软质基板(flexible substrate)或硬质基板(rigid substrate)等，由于导线架具有成本低，加工容易等特性，为电子产品常用的芯片尺寸构装类型；其中的四方扁平无接脚构装(QFN)为以导线架为构装基材的芯片尺寸构装(lead frame based CSP)，其特征在于未设置有外导脚，即未形成有用以与外界电性连接的外导脚，而能缩小整体尺寸。

请参阅图4A，是为美国专利第6,143,981、6,130,115、及6,198,171号所揭示的以导线架作为芯片承载件的四方扁平无导脚构装(QFN)的剖视图；如图所示，是于具有引脚41的导线架40上固设芯片42，且该芯片42并借由焊线43电性连接至该引脚41，形成封装材44以包覆该导线架40、芯片42、及焊线43，并使该导线架40的引脚41的底面外露于该封装材44表面，使该QFN半导体封装结构得借由该外露的引脚41外露表面以直接通过焊锡材料(未以图式表示)而与外界装置如印刷电路板(printed circuit board)的外部装置电性连接。

上述的现有导线架式结构，所能提供的输入/输出数量较少，无法满足高阶产品，且在切单工艺后，该引脚有脱落的风险。再者，由于该外露的引脚41与封装材44表面齐平，当该外露的引脚41上形成焊球46以与外部装置的印刷电路板电性连接时，如图4B所示，该焊球46容易产生桥接(solder bridge)，而导致该引脚41之间产生桥接或短路，而造成电性连接不良的情况。

为获得更多的输入/输出数量，亦有在铜箔基板上借由蚀刻方式形成导线架，以得到更多引脚，然而，蚀刻工艺步骤繁多且耗时，且不论是前述图4A的封装件或以蚀刻方式得到的导线架，在填入封装胶体时都存在溢胶的问题，导致无法布植焊球及影响焊球与引脚的电性连接。此外，蚀刻方式形成的导线架，其结构分离而不完整，于超音波焊接时常有脱焊的状况。

因此，鉴于上述的问题，如何以简化的工艺提供更多的输入/输出数量，且避免现有的半导体封装件的引脚脱落及封装胶体溢胶等问题，实已成为目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的目的在于，提供一种四方扁平无导脚的半导体封装件及其制法及用于制造半导体封装件的金属板，以简化的制造工艺提供更多的输入/输出数量，且避免现有的半导体封装件的引脚脱落及封装胶体溢胶等问题。

为了实现上述目的，本发明提供一种四方扁平无导脚的半导体封装件，包括：置芯片垫，其中，在该置芯片垫的厚度范围内，该置芯片垫的至少一横截面面积大于其下方另一横截面面积；多个凸焊垫，设于该置芯片垫周围，其中，在该凸焊垫的厚度范围内，该凸焊垫的至少一横截面面积大于其下方另一横截面面积，且该凸焊垫的顶面高于置芯片垫的顶面；设置于该置芯片垫上的芯片；焊线，电性连接该芯片及各该凸焊垫；以及封装胶体，包覆该置芯片垫、凸焊垫、芯片及焊线，使该置芯片垫及凸焊垫嵌卡于该封装胶体中并外露出该些凸焊垫及置芯片垫的底面。

为得到本发明的半导体封装件，本发明还提供一种四方扁平无导脚的半导体封装件的制法，包括：准备一定义有多个置芯片区的金属板；以模具冲压该金属板，以于金属板上的各该置芯片区形成置芯片垫，并于该置芯片区外围形成多个凸焊垫，其中，在该置芯片垫及凸焊垫的厚度范围内，该凸焊垫的至少一横截面面积大于其下方另一横截面面积，以及该置芯片垫的至少一横截面面积大于其下方另一横截面面积，且该凸焊垫的底面高于置芯片垫的底面；于各该置芯片垫上接置芯片；以焊线电性连接该芯片与凸焊垫；于该金属板、芯片及焊在线覆盖封装胶体，使该凸焊垫嵌卡于该封装胶体中；移除该金属板底部，使该置芯片垫及各该凸焊垫彼此间隔分布；以及切割该封装胶体，以形成多个半导体封装件。