[发明专利]多层电路板制作方法有效
申请号: | 201010179136.5 | 申请日: | 2010-05-21 |
公开(公告)号: | CN102256453A | 公开(公告)日: | 2011-11-23 |
发明(设计)人: | 郑建邦 | 申请(专利权)人: | 富葵精密组件(深圳)有限公司;鸿胜科技股份有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46;H05K3/42 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518103 广东省深圳*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 电路板 制作方法 | ||
技术领域
本发明涉及电路板制作领域,尤其涉及一种制作具有导通结构的多层电路板的方法。
背景技术
随着科学技术的进步,印刷电路板在电子领域得到的广泛的应用。关于电路板的应用请参见文献Takahashi,A.Ooki,N.Nagai,A.Akahoshi,H.Mukoh,A.Wajima,M.Res.Lab,High densitymultilayer printed circuit board for HITAC M-880,IEEE Trans.onComponents,Packaging,and Manufacturing Technology,1992,15(4):418-425。
多层电路板的制作通常通过逐层压合的方式制作,即先依次制作各内层线路层,再将各内层线路层之间设置胶片并压合成为一个整体,然后对成为一个整体的内层线路板进行钻孔,形成一个贯穿多层内层线路的通孔,再对所述通孔进行电镀,形成导通孔,最后在外层的铜箔层进行蚀刻得到最外层的线路,从而得到多层电路板。在上述的制作方法中,每一内层线路层均单独制作,从而在制作各层线路时,由于制作条件的差异,导致各内层线路层的涨缩不一致,在进行压合时,不易准确对位。在进行通孔电镀过程中,也会在外层的铜箔层上形成镀层,从而使得外层铜箔层厚度增加并且镀层厚度并不均匀,在蚀刻过程中容易产生蚀刻不完全或者过蚀现象,影响外层线路的质量。另外,所述通孔通常采用机械钻孔或者激光成孔方式形成,容易在孔内剩余由胶片或绝缘层由于高温而产生的胶渣。在进行通孔电镀过程中,胶渣容易造成形成的导通孔的信赖性较差。当电路板的层数较多时,形成的通孔深度较大,在进行电镀时,电镀溶液难以流入通孔内,导致导通孔的导电性较差。
发明内容
因此,有必要提供一种多层电路板制作方法,能够保证形成的层间结构具有良好的信赖性。
以下将以实施例说明一种多层电路板制作方法。
一种多层电路板制作方法,包括步骤:提供金属基板,所述金属基板包括依次设置的多个区域,每个区域包括产品区域和环绕产品区域的外围区域,所述金属基板具有相对的第一表面和第二表面;在所述第一表面形成有第一绝缘层,所述每个产品区域对应的第一绝缘层内均形成有第一通孔;对金属基板进行蚀刻,使得多个产品区域对应形成多个导电线路,多个导电线路中需要导通的区域从所述第一通孔露出;在金属基板的第二表面形成第二绝缘层,所述每个产品区域对应的第二绝缘层内均形成有第二通孔,每个第一通孔均与第一第二通孔相对应,多个导电线路中需要导通的区域从所述第二通孔露出;在第一通孔内形成第一导通柱,第一导通柱凸出于第一绝缘层,在第二通孔内形成第二导通柱,第二导通柱凸出于第二绝缘层,从而使得每个区域对应构成一个电路板区域;及折叠并压合多个所述电路板区域,使得多个电路板区域相互重叠并成为一个整体,位于相邻的电路板区域的第一导通柱或第二导通柱相互接触并使得相邻的导电线路之间通过相互接触的第一导通柱和第二导通柱相互电导通。
与现有技术相比,本技术方案提供的多层电路板制作方法,具有如下优点:首先,在进行电路板制作过程中,电路板的各层同时制作,可以有效的避免制得的电路板各层涨缩不一致的问题。其次,多层电路板的层间导通不采用钻孔及电镀的方式导通,从而可以有效避免由于钻孔及电镀的方式导通产生的层间导通信赖性差的问题。
附图说明
图1是本技术方案实施例提供金属基板的示意图。
图2是本技术方案实施例提供的在金属基板表面形成第一绝缘层后的示意图。
图3是本技术方案实施例提供的金属基板的第一表面形成导电线路后的示意图。
图4是图3沿IV-IV线的剖面示意图。
图5是本技术方案实施例提供的在金属基板的第二表面形成第二绝缘层后的示意图。
图6是图5沿VI-VI线的剖面示意图。
图7是是本技术方案实施例提供的第一通孔内形成第一导通柱、第二通孔内形成第二导通柱后的示意图。
图8是本技术方案实施例提供的在第一绝缘层和第二绝缘层表面形成胶层后的示意图。
图9是本技术方案实施例提供的多个电路板区域堆叠并压合后的示意图。
图10是本技术方案实施例提供的多个电路板区域堆叠并压合后进行成型后的示意图。
主要元件符号说明
电路板 100
第一电路板区域 101
第二电路板区域 102
第三电路板区域 103
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富葵精密组件(深圳)有限公司;鸿胜科技股份有限公司,未经富葵精密组件(深圳)有限公司;鸿胜科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010179136.5/2.html,转载请声明来源钻瓜专利网。