[发明专利]半导体集成电路、信息处理设备和方法、以及程序

说明书

技术领域

本发明涉及半导体集成电路、信息处理设备和方法以及程序。更具体地，本发明涉及执行数据(比如随机数或标识符(ID)等)产生处理的半导体集成电路、信息处理设备和方法以及程序。

背景技术

在电子设备中的数字电路中，大量触发器(flip-flop，FF)被用于保持比特值以及传送处理电路。触发器保持比特值(0，1)，并能够以高速度输入/输出比特值。例如，触发器经常被用作形成缓存存储器、寄存器和其它电子电路元件。在这点上，在本说明书的下文中，触发器有时被称为FF。

触发器(FF)能够设置0或1的比特值。然而，公知常识是在通电时设置的值经常不确定为0还是1，而是变为不确定的值。

在T.E.Tkacik，“A Hardware Random Number Generator”，CHES2002，LNCS vol.2523，Springer-Verlag，2003，pp.450-453(下文中称为第一非专利文献)中公开了利用通电时触发器(FF)设置值的不确定性的随机数产生器。第一非专利文献公开了使用形成线性反馈移位寄存器(linear-feedback shift register，LFSR)和元胞自动机移位寄存器(cellular-automata shift register，CASR)的触发器(FF)的随机数产生器。为了操作LFSR或CASR，一开始需要初始值。在第一非专利文献中公开的随机数产生器中，保持某种状态的FF通电时的不确定值被保持，从而LFSR和CASR的初始值在每次通电时都有变化。

同样地，静态随机存储器(SRAM)存储单元被提供为具有与第一非专利文献中描述的触发器(FF)类似的结构的单元。也为公知常识的是很多SRAM存储单元的设置值在通电时变为不确定值。在D.E.Holcomb，W.P.Burleson，and K.Fu.，“Initial SRAM state as a fingerprint andsource of true random numbers for RFID tags”，Conference on RFIDSecurity 07，July 11-13，2007(下文中称为第二非专利文献)中，提出了如下方法：利用SRAM通电时的特性，在具有不确定值的单元中，使用具有随机值的单元来产生随机数，和使用表示固定值的单元来产生芯片ID。

不确定值的产生原理

如以上描述的第一和第二非专利文献中所公开的，FF和SRAM存储单元在通电时具有不确定值是熟知的事实。下文中，将参照附图给出对不确定值的产生原理的简要描述。

这两种单元在通电时指示不确定值是由于这两种单元的结构。图1是图示出D触发器(D-FF)的结构的图。图1(a)图示出总体结构，而图1(b)图示出详细结构。

图2是图示出SRAM存储单元的结构的图。图2(a)图示出总体结构，而图2(b)图示出一个存储单元的详细结构。

这两种单元都具有包括彼此连接的两个反相器以记忆0或1的比特信息的结构。它们是图1中的反相器11和12，图2中的反相器21和22。

图3A是触发器(FF)和SRAM单元都有的包括彼此连接的反相器31和32的结构的局部视图。在图3A中示出的反相器连接结构中，A和B的单独电势能够具有两个稳定状态(H，L)或(L，H)。FF和SRAM单元通过单独将这两个稳定状态与数字数据的1和0相关来将这两个稳定状态存储为FF设置值的数据。

在常规工作时间，为了将FF设置值确定为稳定状态之一而执行控制，比如从外部持续地施加电压等，因而FF设置值不变为不确定值。然而，因为在通电时，初始的设置值由晶体管的制造变量、电压变量、噪声等确定，所以初始状态稳定时的值对每个单元都不同。

图3B是图示出图3A中示出的单元采用金属氧化物半导体场效应晶体管(MOSFET)元件的图。在图3B中，考虑通电时的初始状态的处理，即，当图3B中示出的结构中的部件X的电压从0变化到Vdd时的处理。当部件X具有0电压时，P沟道金属氧化物半导体管(PMOS)41和42均是在导通状态，因而A和B的电势是0。

在通电时，A和B的电势升高。如果PMOS 41和42的阈值不完全匹配，则阈值较低的PMOS变为关断状态。在此情况下，变为关断状态的PMOS A和B之一的电势降到0，且A或B最终变为稳定状态(Vdd，0)或(0，Vdd)。总之，由于晶体管的制造变量、电压变量、噪声等，MOS晶体管的阈值不匹配，所以通电时的稳定值由物理条件确定，从而每个单元都不同，因此变得不确定。