[发明专利]非挥发性记忆体及其操作方法

说明书

技术领域

本发明涉及一种非挥发性记忆体及其操作方法，特别是涉及一种降低非挥发性记忆体中第二位元效应的操作方法。

背景技术

非挥发性记忆体(non-volatile memory)由于具有可进行多次资料的存入、读取、擦除等动作，且存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作，而成为个人电脑和电子设备所广泛采用的一种记忆体元件。

氮化硅只读记忆体(Nitride read only memory，NBit)为一种使用电荷捕捉(charge trapping)作为资料储存型态的非挥发性记忆体。一个NBit记忆胞的结构有如一个金属氧化物半导体场效电晶体(metal-oxide-silicon field effect transistor，MOSFET)，但是其中的栅氧化硅层由0NO(oxide-nitride-oxide，氧化物-氮化物-氧化物)层所取代。其中，氮化硅材质具有记忆胞被程序化时，捕捉电荷(电子)的特性。对NBit记忆胞的电荷陷入层进行程序化(换言之，注入电荷)能藉由各种热载子注入法(例如：沟道热电子注入(channel hot electroninjection，CHE)、源极端注入(source side injection，SSI)或沟道初始二次电子(channel initiated secondary electron，CHISEL))来实现。局部化的电荷陷入技术允许每一个NBit记忆胞中可以有两个分离的电荷位元，而形成所谓的单记忆胞二位元(2bits/cell)储存的记忆体。

为了判断一个Nbit记忆胞两侧的实际上分离的电荷，而采用逆向读取。逆向读取意味着藉由将读取偏压施加于源极端以感测在漏极侧接面上的电荷以完成读取操作，而且反之亦然。如果源极侧接面上有电荷，则读取偏压需要足够高才能够遮挡源极侧接面上的电荷的影响。然而，在操作二位元储存的NBit记忆胞时，同一记忆胞的两个位元彼此仍然会互相影响而产生问题。简言之，若是NBit记忆胞的一侧已储存一位元，则在对NBit记忆胞的另一侧进行读取(read)时，使得原先应该为高电流的部分会有电流下降的情形，即所谓第二位元效应(second-bit effect)。也就是说，当对记忆胞进行读取操作时，原先已经存在的位元会对记忆胞造成影响，而使势垒(barrier)提高，并导致读取的临界电压(threshold voltage，简称Vt)升高。在此情况下，就容易造成读取错误。

图1A为现有习知的二位元NBit记忆胞的启始电压分布的示意图。如图1A所示，当记忆胞的第二位元的位准为高位准(“0”)时，记忆胞的第一位元为“1”状态，则因第二位元效应，使得记忆胞的启始电压分布产生飘移，而缩小操作裕度。当对此记忆胞进行读取时，就有可能将记忆胞的第一位元的位准“1”误判成“0”。

另外，由于电脑的应用软件逐渐庞大，所需的记忆体容量也就愈来愈大，因此现有习知的可用于储存1位元或是2位元的记忆体元件已无法满足现今的需求。近来提出一种将可储存多位元资料的记忆体元件，此种记忆体称为多阶记忆体(Multi-Level Memory)。藉由在NBit记忆胞的两个位元设定多个程序化确认位准，也可以使NBit记忆胞作为多阶记忆胞(Multi-Level Cell，MLC)使用。对于多阶记忆胞来说，由于需要较精确的启始电压(threshold voltage)分布范围，因此在操作上更为复杂。同样的，第二位元效应也会出现在多阶记忆胞中。

图1B为现有习知的多阶记忆胞的启始电压分布的示意图。如图1B所示，当多阶记忆胞的第二储存位置储存有资料(具有较高位准)时，同样对第一储存位置会造成所谓的第二位元效应，而且第二储存位置的位准越高，所造成第二位元效应越严重。举例来说，当第二储存位置为最高位准(“4”)时，因第二位元效应，使得第一储存位置为“1”状态的记忆胞的启始电压分布产生飘移，非常靠近程序化成“2”状态的记忆胞的启始电压分布，而缩小了操作裕度。当对此记忆胞进行读取时，就有可能将记忆胞的第一位置的位准“1”误判成“2”。

承上述，第二位元效应不仅会导致元件操作上的困难，甚至会造成元件的可靠度(reliability)降低。并且，因为第二位元效应减少了读取感应裕度(sense margin)及操作左右位元的临界电压空间(Vt window)，使得多阶记忆体的操作更加困难。