[发明专利]基于查找表结构的FPGA可编程逻辑单元的遍历测试方法

权利要求书

1.一种基于查找表结构的FPGA可编程逻辑单元的遍历测试方法，其特征在于：

对于LUT的单点故障的遍历测试，把多个LUT组合成一个Cell，通过基于同或和异或的配置，使每个Cell的输出和输入相同，将一个Cell的输出作为下一个Cell测试所需要的激励，这样可以使得测试一个Cell中的LUT所需要的配置次数和测试芯片中所有的LUT所需的配置次数一样；每个LUT都从0000到1111遍历；每4行CLB最左边的输入端共用5个输入，输出端把每行CLB的4个输出分别接到某行最后一个CLB的某个LUT的4个输入端上，再把这CLB的4个输出和IO相接；于是，四行就只需要5个输入IO和4个输出IO，或者把每四行之间按“之”字形的方式进行连接；这样，整个芯片就只需要5个输入IO和4个输出IO，并且，用单倍线将相邻两个CLB之间进行连接，即可完成对所有LUT的遍历测试。

2.根据权利要求1所述的基于查找表结构的FPGA可编程逻辑单元的遍历测试方法，其特征在于：

对于分布式RAM的遍历测试，也让每个Cell的输出等于输入，具体的方式是把4个RAM组合成一个Cell，这4个RAM共用4个输入作为RAM的地址信号，另外这4个输入分别接到4个RAM的4个数据输入端，使一个Cell的输入和输出相等，一个Cell的输出即作为下一个Cell测试所需要的激励，每个RAM都从0000到1111遍历，使得测试一个Cell中的RAM所需要的配置次数和测试芯片中所有的RAM所需的配置次数一样；用两种配置分别让每个存储单元写0读0，写1读1；配置时把RAM的每个存储单元赋上与预期要写入的数据相反的值，保证RAM原来存储0的时候读写1，原来为1的时候也读写1；读写0也一样。

3.根据权利要求1所述的基于查找表结构的FPGA可编程逻辑单元的遍历测试方法，其特征在于：

对于DFF触发器的赋初值为0或则为1，置位、复位端电平固定，使能无效的测试，是通过与门和或门来进行连接，对于使能端的测试，通过对一条ILA(Iterative Logic Array)中所有的DFF交替地赋上初值0、1来进行测试，置位端的测试采用逐列扫描的方式。