[发明专利]一种RS纠错码解码器

权利要求书

1.一种RS纠错码解码器，其中RS纠错码的码字长度为N，用于纠正t个错误码字数目，对应的迦罗华域元素是α，其特征在于，包括：

先进先出缓冲器，用于缓冲接收码字；

伴随式计算电路，用于根据所述码字计算伴随式；

删除位置多项式计算电路，用于根据所述码字的删除位置计算删除位置多项式，

修正伴随式计算电路，根据所述伴随式和所述删除位置多项式计算修正伴随式；

关键方程求解电路，根据所述修正伴随多项式和所述删除位置多项式计算错误位置多项式和错误多项式；

钱搜索电路，根据错误位置多项式计算错误位置多项式的根，以获得错误位置；

错误值计算电路，根据错误多项式和删除位置多项式计算错误/删除位置多项式，根据错误/删除位置多项式以及所述错误位置利用Forney公式计算出错误值和删除值；

第一加法器，缓冲的接收码字经所述第一加法器与所述错误值和删除值相加，从而获得正确码字，

其中，所述删除位置多项式计算电路和所述伴随式计算电路并行设置。

2.根据权利要求1所述的RS纠错码解码器，其特征在于，所述伴随式计算电路包括：

数据存储器，至少包括2t个内存地址，用于存储2t个数据单元；

乘法器，用于依次将从所述数据存储器读出的第i个内存地址的数据单元与αⁱ相乘，以获取相乘结果，其中i为整数，1≤i≤2t；

第二加法器，用于依次将所述相乘结果与输入到所述伴随式计算电路的N个码字中的第j+1个码字r_N-1-j相加，以获取相加结果，并将所述相加结果保存至所述数据存储器的第i个内存地址，其中j为对所述数据存储器的全部2t个内存地址进行读取的次数，j为整数，1≤j≤N-1。

3.根据权利要求2所述的RS纠错码解码器，其特征在于，所述数据存储器为双口数据存储器，包括读地址端口、写地址端口、读取端口以及写入端口，其中所述读地址端口输入的读地址首先指向所述2t个内存地址中的第1个内存地址，每个时钟周期加1，直至经历2t个时钟周期，从而遍历所述2t个内存地址；所述写地址端口输入的写地址首先指向所述2t个内存地址中的第1个内存地址，每个时钟周期加1，直至经历2t个时钟周期，从而遍历所述2t个内存地址；所述读取端口用于读取所述读地址指向的内存地址内的数据；所述写入端口向所述写地址指向的内存地址写入数据。

4.根据权利要求3所述的RS纠错码解码器，其特征在于，所述数据存储器进一步包括：控制器，用于控制所述读地址端口、所述写地址端口、所述读取端口以及所述写入端口的工作。

5.根据权利要求4所述的RS纠错码解码器，其特征在于，所述控制器判断所述写地址或所述读地址是否指向第2t+1个内存地址，若判断结果为“是”，则所述控制器控制所述写地址或所述读地址指向所述第1个内存地址。

6.根据权利要求4所述的RS纠错码解码器，其特征在于，所述控制器判断所述j是否等于N-1，若判断结果为“是”，则从所述2t个内存地址中分别得到伴随式。

7.根据权利要求2所述的RS纠错码解码器，其特征在于，所述α对应于不同标准取值为不同的常数。

8.根据权利要求2所述的RS纠错码解码器，其特征在于，在初始化时将所述数据单元设置成所述RS纠错码解码器接收到的第1个码字r_N-1。