[发明专利]逻辑信号传送电路

说明书

技术领域

本发明涉及一种电子装置，特别是涉及一种逻辑信号传送电路。

背景技术

在一般用以传送外部逻辑信号(如：时序信号)的电路中，虽然外部逻辑信号的低电压电平是固定在接地电压，但外部逻辑信号的高电压电平却会于不同情况下变动。举例而言，外部逻辑信号的高电压电平可能于1.5V和5.0V之间的范围内变动。

然而，若是外部逻辑信号的高电压电平不稳定的话，则逻辑信号传送电路之后接续的电路可能会根据不稳定的逻辑信号动作，并因此有误动作的情形。

此外，当逻辑信号从低电压电平转移至高电压电平时，会因转移的过程而有大量的传输延迟(Propagation Delay)，使得逻辑信号的传输无法有效进行。

发明内容

本发明的一目的是提供一种逻辑信号传送电路，藉以解决逻辑信号传送时不稳定且具有传输延迟的问题。

本发明的一技术方案是关于一种逻辑信号传送电路，其包含一互补式金属氧化物半导体反相器、一第一晶体管开关以及一反相器。互补式金属氧化物半导体反相器包含一P型晶体管以及一N型晶体管，并用以反相一输入信号。第一晶体管开关连接于互补式金属氧化物半导体反相器的一输入端。反相器连接于P型晶体管和第一晶体管开关之间，其中当第一晶体管开关开启时，反相器关闭P型晶体管，当第一晶体管开关关闭时，反相器开启P型晶体管。

本发明的另一技术方案是关于一种逻辑信号传送电路，其包含一互补式金属氧化物半导体反相器、一第一晶体管开关以及一反相器。互补式金属氧化物半导体反相器包含一P型晶体管以及一N型晶体管，其中N型晶体管与P型晶体管串迭连接。第一晶体管开关的控制端连接于N型晶体管的栅极。反相器具有一输入端以及一输出端，输出端连接于P型晶体管的栅极，而第一晶体管开关连接于反相器和一接地电压之间。

根据本发明，应用前述逻辑信号传送电路不仅可于外部逻辑信号的高电压电平在1.5V和5.0V之间的范围内不稳定变动的情形下，将外部逻辑信号转换为所需的逻辑信号，还可避免产生击穿电流(shoot throughcurrent)，且逻辑信号的传输甚至可因较少的传输延迟(PropagationDelay)而有效地进行。

附图说明

图1是依照本发明一实施例绘示一种逻辑信号传送电路的示意图。

图2是依照本发明另一实施例绘示一种逻辑信号传送电路的示意图。

图3是依照本发明又一实施例绘示一种逻辑信号传送电路的示意图。

图4是依照本发明实施例绘示一种输入信号相对输出逻辑信号的磁滞曲线示意图。

附图符号说明

100、200、300：逻辑信号传送电路

110：CMOS反相器

120：电流源

具体实施方式

下文结合附图对所举实施例作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。其中附图仅以说明为目的，并未依照原尺寸作图。

图1是依照本发明一实施例绘示一种逻辑信号传送电路的示意图。逻辑信号传送电路100可应用于栅极脉冲调制器(gate pulse modulator)中，并包含一互补式金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)反相器110、一晶体管开关M1以及一反相器IV1。CMOS反相器110具有一输入端IN，并用以对输入端IN所传来的一输入信号VIN作反相动作，以输出一逻辑信号VFLK或VFLKB。CMOS反相器110包含一P型晶体管MP4A以及一N型晶体管MN4，其中晶体管MN4串迭连接于晶体管MP4A，且其栅极连接于输入端IN。晶体管开关M1具有一控制端，其连接于输入端IN和晶体管MN4的栅极，因而由输入信号VIN所控制。反相器IV1连接于晶体管MP4A和晶体管开关M1之间，且亦具有一输入端和一输出端，其输出端连接于晶体管MP4A的栅极。晶体管开关M1则是连接于反相器IV1的输入端和一接地电压GND之间。

于操作上，当晶体管开关M1开启时，反相器IV1关闭晶体管MP4A，而当晶体管开关M1关闭时，反相器IV1开启晶体管MP4A。