[发明专利]环形压控振荡器电路

说明书

技术领域

本发明涉及一种硬件电路，特别是一种环形压控振荡器电路。

背景技术

术语解释：

PSRR——power supply rejection  电源抑制比

VCO——voltage controlled oscillator  压控振荡器

LDO——low dropout regulator  低压降电压调节器

CSL——current steering logic  电流舵逻辑

锁相环已广泛应用于现代数据通信、无线电通讯和计算机系统，主要用来为系统其他模块提供较干净而稳定的时钟输出，时钟抖动大小和频率调节范围是其主要性能指标，而作为锁相环的关键模块，VCO的性能在很大程度上决定了锁相环的时钟抖动大小，因而设计低时钟抖动VCO是当前的热点之一。VCO时钟抖动主要由器件噪声和电源噪声产生，但随着系统越来越复杂，芯片面积越来越小，系统中各个模块的相互影响也相应地增大，如系统中的数字逻辑部分大量管子的开和关，产生的开关噪声耦合到各模块共用的电源总线上，从而影响其他模块，因此，电源噪声对时钟抖动的影响远大于器件噪声。

目前，为了减小电源噪声对VCO抖动性能的影响，业界常采用如下两种方案：

1)、用LDO(Low Dropout Regulator)的输出为VCO的提供电源电压，因为LDO的输出电压稳定，且噪声小，电源噪声的影响大大减小，VCO抖动性能明显提高，对于性能要求高的VCO，业界普遍采用这种方案。然而，设计性能优良的LDO却又成为该方案的关键之一，使整个方案的设计难度加大，并且使功耗、芯片成本大大增加；

2)、图1是现有的另一种减小电源噪声对VCO抖动性能的影响的VCO电路100结构图。如图1所示，VCO电路100包含有使能控制电路101、单端输入电压转电流电路102、振荡电路103、电平转换电路104和缓冲器105，VCO电路100用来将输入控制电压Vc转换成其相对应的振荡频率。使能控制电路101可以在不需要振荡频率输出时关断VCO电路，减少整个芯片的总功耗。电压转电流电路102将控制输入电压转换成电流，并把它镜像到振荡电路103中的共源共栅偏置结构中，以提供电流到CSL(Current Steering Logic)反相器中。振荡电路103包含3个首尾相接的CSL反相器和3条共源共栅偏置支路，CSL反相器具有高速、低开关噪声的特点，因而其应用较广泛。3条共源共栅偏置支路分别为3个CSL反相器提供电流以产生振荡频率。电平转换电路104将振荡频率信号转换成所需要的轨到轨信号，以提高逻辑摆幅。缓冲器105由两个反相器串联构成，用来提高负载驱动能力，同时防止后级负载对VCO的反射影响。相比方案一，该VCO电路实现简单，且功耗和芯片成本都大大降低。该电路能够改善VCO的PSRR是因为电流偏置采用了共源共栅结构，其输出电阻较大，电源噪声电压主要降落在共源共栅偏置上，而对振荡节点的影响减小，从而提高了PSRR，然而，共源共栅偏置输出电阻并非很大，对VCO的PSRR改善有限。此外，该方案存在“起振”问题：芯片上电之初，来自环路滤波器输出的控制电压Vc为0，没有偏置电流产生，导致VCO无法振荡。解决这个问题的一种方法是：在上电时，通过上电电路将VCO控制电压充电到电源的一半左右，之后关断充电电路，这样就可以使VCO振荡起来，该方法不足之处是增加了额外的电路，占用一定的芯片面积。

现有技术方案中，VCO的PSRR不够好，需要额外的启动电路，占用一定的芯片面积。

发明内容

为了解决上述的技术问题，本发明的目的是提供一种结构简单、占用芯片面积小的环形压控振荡器电路。

本发明解决其技术问题所采用的技术方案是：

环形压控振荡器电路，包括使能控制电路，所述使能控制电路的输出端连接有输入电压转电流电路，所述输入电压转电流电路的输出端连接有微型电流源，所述微型电流源的输出端连接有振荡电路，所述振荡电路的输出端连接有电平转换电路，所述电平转换电路的输出端连接有缓冲器。

进一步作为优选的实施方式，所述输入电源连接有电源去耦电路，所述电源去耦电路的输出端分别与使能控制电路、电压转电流电路、微型电流源、振荡电路、电平转换电路、缓冲器连接。

进一步作为优选的实施方式，所述输入电压转电流电路为单端输入电压转电流电路。

进一步作为优选的实施方式，所述输入电压转电流电路为差分输入电压转电流电路。

进一步作为优选的实施方式，所述振荡电路由单数个首尾相接的反相器模块串连组成。