[发明专利]集成电路的制造方法

说明书

技术领域

本发明涉及一种集成电路元件的制造方法，特别涉及一种集成电路元件的栅极图案化的方法。

背景技术

近年来半导体集成电路工业的发展已经快速地成长，在集成电路发展的演进上，当几何尺寸(亦即使用一工艺可以生产的最小元件或线)减少的同时，机能密度(亦即单位芯片面积的内连线元件的数目)通常也在增加，这种尺寸缩减的工艺通常可通过增加生产效能及降低相关成本而提供好处。此尺寸缩减也会使得高介电常数介电层与导电层(例如金属)在各种集成电路元件，例如金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effect-transistors，简称MOSFETs)中，被挑选作为栅极堆叠材料，这些导电层通常被调整成具有适当的功函数，以达到n型元件与p型元件所需的设计临界电压(threshold voltage)。通常这些导电层会利用组合的蚀刻工艺，例如干蚀刻与湿蚀刻工艺将其图案化，但是干蚀刻工艺会使得高介电常数介电层与导电层受到损伤，且湿蚀刻工艺会造成侧向蚀刻和/或低蚀刻选择比，而使得图案化的轮廓品质降低。因此，业界急需一种集成电路元件的制造方法，以克服上述问题。

发明内容

为克服现有技术的缺陷，本发明提供各种实施例，在一实施例的方法中包含提供基底，于基底之上形成硬掩模层，于硬掩模层之上形成图案化光致抗蚀剂层，使得部分的硬掩模层暴露出来，以干蚀刻工艺移除暴露出来的硬掩模层，使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层，以及用湿蚀刻工艺移除剩余的硬掩模层。

在另一实施例的方法中包含提供基底，其具有包含栅极结构的第一区以及包含栅极结构的第二区，在这些栅极结构的开口中部分地填充高介电常数介电层与第一导电层；于基底之上形成包含硅氧烷高分子的硬掩模层，硬掩模层填充这些栅极结构的开口的剩余部分；并且于硬掩模层之上形成图案化光致抗蚀剂层，使得第一区的硬掩模层暴露出来。此方法还包含以干蚀刻工艺移除在第一区暴露出来的硬掩模层，以灰化工艺移除图案化光致抗蚀剂层，以湿蚀刻工艺从第一区的栅极结构中移除第一导电层，以及用另一湿蚀刻工艺移除第二区的硬掩模层。

在另一实施例的方法中包含提供基底，其具有第一区与第二区；在第一区形成第一栅极结构，并在第二区形成第二栅极结构，第一与第二栅极结构包括伪栅极；以及从第一与第二栅极结构中移除伪栅极，由此在第一与第二栅极结构中形成开口。可形成高介电常数介电层、覆盖层与第一导电层，部分地填充在第一与第二栅极结构的开口中。此方法还包含在基底之上形成包含硅氧烷高分子的硬掩模层，填充第一与第二栅极结构的开口的剩余部分；以及在硬掩模层之上形成图案化光致抗蚀剂层，使得第一区的硬掩模层通过图案化光致抗蚀剂层暴露出来。在各区域的硬掩模层可以被移除，移除方法可包含用干蚀刻工艺移除第一区的硬掩模层，其包含从第一栅极结构中移除硬掩模层，由此在第一栅极结构中形成另一开口，使得第一导电层暴露出来；使用氮气等离子体、氢气等离子体或前述的组合的灰化工艺移除图案化光致抗蚀剂层；用湿蚀刻工艺移除在第一栅极结构的另一开口中暴露出来的第一导电层；以及用另一湿蚀刻工艺移除第二区的硬掩模层。此外，可形成第二导电层，其部分地填充在第一区的第一栅极结构的另一开口中。

因此，本发明提供一种硬掩模层，其具有硅氧烷高分子。使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。再者，含有硅氧烷高分子的硬掩模层可以不需要实施氧气等离子体处理去提升蚀刻选择比，或不需要使用含氟的湿蚀刻溶液，即可以被移除。这可以避免高介电常数介电质以及金属栅极受到损坏，避免层间介电层的介电常数降低，和/或避免层间介电层损失。此外，硅氧烷高分子在波长248nm、193nm处以及这些波长以下具有吸收作用，因此，具有硅氧烷高分子的硬掩模层可作为抗反射涂层，增加聚焦视窗与全部图案化的光刻深度。

为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合所附图式，作详细说明如下。

附图说明

图1是显示依据本发明的概念，制造集成电路元件的方法的流程图。

图2A-图2M是显示依据图1的方法，在各个制造阶段中，集成电路元件的实施例的各剖面示意图。

并且，上述附图中的附图标记说明如下：