[发明专利]或非快闪存储器及其字线驱动器电路

权利要求书

1.一种NOR快闪存储器包括：

具有多个存储器单元的存储器阵列，其中所述多个存储器单元被组成为多个区段，每个区段具有多个局部字线、与该多个局部字线组合的主字线，以及多个仅有两个晶体管的局部字线驱动器电路，所述多个局部字线的每个局部字线通过所述多个仅有两个晶体管的局部字线驱动器电路中的一个被耦接到所述主字线，所述仅有两个晶体管的局部字线驱动器电路的每个具有耦接在所述主字线和所述局部字线之间的第一MOS晶体管以及耦接在所述局部字线和第一偏压端之间的第二MOS晶体管，

其中在选择的区段的编程操作过程中，所述第一偏压端被设定在负电压。

2.如权利要求1所述的NOR快闪存储器，其中所述第一偏压端与每个所述区段中的仅有两个晶体管的局部字线驱动器共连。

3.如权利要求1所述的NOR快闪存储器，其中所述第二MOS晶体管是NMOS晶体管。

4.如权利要求3所述的NOR快闪存储器，其中所述NMOS晶体管是具有三阱的晶体管。

5.如权利要求1所述的NOR快闪存储器，其中所述第一MOS晶体管是PMOS晶体管。

6.如权利要求3所述的NOR快闪存储器，其中所述第一MOS晶体管是NMOS晶体管。

7.如权利要求6所述的NOR快闪存储器，其中所述NMOS晶体管是具有三阱的晶体管。

8.如权利要求1所述的NOR快闪存储器，其中在擦除操作过程中，所述第一偏压端被设定为接地电势。

9.如权利要求1所述的NOR快闪存储器，其中在所述选择的区段的编程操作过程中，所述选择的区段的仅有两个晶体管的局部字线驱动器电路的晶体管被偏压以使来自所述选择的区段的取消选择的局部字线被施加所述负电压。

10.如权利要求1所述的NOR快闪存储器，其中所述晶体管被偏压以使在擦除过程中，非选择的区段的局部字线被施加正电压。

11.如权利要求1所述的NOR快闪存储器，其中所述存储器设备是SPI系列的快闪存储器设备。

12.如权利要求1所述的NOR快闪存储器，其中所述第二MOS晶体管的主体端被电耦接到所述第一偏压端。

13.如权利要求1所述的NOR快闪存储器，其中所述存储器阵列是以多个存储器块组成的NOR型的存储器单元的系列的快闪阵列并且每个所述块包含多个所述区段。

14.一种用于阶层式的存储器的仅有两个晶体管的字线驱动器电路包括：

仅有两个MOS的晶体管；将主字线耦接到多个局部字线的一个字线的所述仅有两个MOS的晶体管的第一MOS晶体管，所述第一MOS晶体管被选择性地偏压以使第一电压从所述主字线传到所述一个局部字线；以及将所述一个局部字线耦接到偏压端的所述仅有两个MOS的晶体管的第二MOS晶体管，所述第二MOS晶体管被选择性地偏压以使第二电压从所述偏压端传到所述一个局部字线，

其中在编程操作过程中，所述偏压端被设定在负电压。

15.如权利要求14所述的仅有两个晶体管的字线驱动器电路，其中所述第一和第二MOS晶体管是NMOS晶体管。

16.如权利要求15所述的仅有两个晶体管的字线驱动器电路，其中所述NMOS晶体管是具有三阱的晶体管。

17.如权利要求16所述的仅有两个晶体管的字线驱动器电路，其中所述第一偏压端是接地端。

18.如权利要求14所述的仅有两个晶体管的字线驱动器电路，其中所述第一MOS晶体管是PMOS晶体管并且所述第二MOS晶体管是NMOS晶体管。

19.如权利要求14所述的仅有两个晶体管的字线驱动器电路，其中在所述选择的区段的编程操作过程中，所述选择的区段的仅有两个晶体管的字线驱动器电路的晶体管被偏压以使来自所述选择的区段的取消选择的局部字线被施加所述负电压。

20.如权利要求14所述的仅有两个晶体管的字线驱动器电路，其中所述晶体管被偏压以使在所述擦除过程中，非选择的区段的局部字线被施加正电压。

21.如权利要求14所述的仅有两个晶体管的字线驱动器电路，其中所述第二MOS晶体管的主体端被电耦接到所述第一偏压端。