[发明专利]阵列基板及其制造方法、液晶面板和液晶显示器有效

专利信息
申请号: 201010193300.8 申请日: 2010-05-27
公开(公告)号: CN102262324A 公开(公告)日: 2011-11-30
发明(设计)人: 吕敬 申请(专利权)人: 北京京东方光电科技有限公司
主分类号: G02F1/1362 分类号: G02F1/1362;G02F1/1335;H01L27/02;H01L21/77
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 刘芳
地址: 100176 北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 阵列 及其 制造 方法 液晶面板 液晶显示器
【说明书】:

技术领域

发明涉及液晶显示技术,尤其涉及一种阵列基板及其制造方法、液晶面板和液晶显示器。

背景技术

液晶显示器(Liquid Crystal Display,以下简称:LCD)具有体积小、功耗小、无辐射等特点,在屏幕尺寸和显示质量方面都取得了很大进步,并且用户对大尺寸液晶面板的需求越来越大,各个LCD制造厂商都在积极建设高世代生产线,以生产出大尺寸的液晶面板,而对新建一条新的生产线,其投资巨大。

现有技术中还有另一种生产大尺寸液晶面板的方法,即将基板设计若干个组成区域,通过在基板的不同组成区域依次进行曝光,例如阵列基板的制造过程中,首先在第一区域形成栅线,然后再在第二区域形成栅线,依次按照上述的方法在衬底基板上形成完整图案,即通过拼接的方式生产大尺寸的阵列基板。另外在彩膜基板的制造过程中,对于黑矩阵的制作工艺,也可以是先在第一区域形成黑矩阵,然后再在第二区域形成黑矩阵,即通过拼接的方式生产大尺寸的彩膜基板。

上述的通过拼接的方法生产液晶面板的技术,需要进行一次或多次的重复曝光,而由于对位精度问题,在拼接区域容易出现同一条金属走线与其相邻的像素电极之间的间距差异大的缺陷,如图1所示,其中阵列基板上两次曝光的拼接区域,对于栅线,其左侧部分1为一次曝光形成的图案,而右侧部分2为另一次曝光形成的图案,由图1可以看出,上述两次曝光形成的栅线,左侧部分和右侧部分与其相邻的像素电极之间的距离有着较大差异,其中的左侧部分的栅线与其相邻的像素电极之间的距离为d1和d2,右侧部分的栅线与其相邻的像素电极之间的距离为d3和d4,且上述的d1<d3,而d2>d4,另外对于彩膜基板的黑矩阵而言,也存在上述问题,由于上述的对位差异,容易导致液晶面板的显示不良。

发明内容

本发明提供一种阵列基板及其制造方法、液晶面板和液晶显示器,以及彩膜基板及其制造方法,能够避免在拼接时,因两次曝光工艺的层间对位差异而造成显示不良。

本发明提供一种阵列基板,包括衬底基板,以及以拼接方式形成在所述衬底基板上的像素电极、信号线和绝缘层,在拼接区域,至少一条信号线为分段式结构,所述分段式结构的信号线上各个折线段由两次曝光工艺制成,且相邻的两个折线段由不同的曝光工艺制成。

本发明还提供一种彩膜基板,包括衬底基板,以及形成在所述衬底基板上的黑矩阵和像素树脂,在拼接区域,所述黑矩阵为分段式结构,所述分段式结构的黑矩阵的各个折线段由两次曝光工艺制成,且相邻的两个折线段由不同的曝光工艺制成。

本发明还提供一种液晶面板,包括对盒设置的阵列基板和彩膜基板,所述阵列基板和彩膜基板之间填充有液晶层,所述阵列基板采用上述的阵列基板和/或所述彩膜基板采用上述的彩膜基板。

本发明还提供一种液晶显示器,包括外框架、液晶面板、所述液晶面板采用上述的液晶面板。

本发明还提供一种阵列基板的制造方法,包括以拼接方式在所述衬底基板上形成像素电极、信号线和绝缘层的步骤,在拼接区域形成信号线的步骤包括:

在衬底基板上信号线层材料;

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一信号线折线段;

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二信号线折线段,所述第一信号线折线段和第二信号线折线段构成具有分段式结构的信号线。

本发明还提供一种彩膜基板的制造方法,包括在衬底基板上形成在形成黑矩阵、像素树脂的步骤,所述在彩膜基板上形成黑矩阵的步骤包括:

在衬底基板上沉积黑矩阵材料;

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一黑矩阵折线段;

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二黑矩阵折线段,所述第一黑矩阵折线段和第二黑矩阵折线段构成具有分段式结构的黑矩阵。

本发明实施例提供的阵列基板及其制造方法、液晶面板和液晶显示器,彩膜基板及其制造方法,其中上述阵列基板的信号线以及彩膜基板的黑矩阵,在拼接区域为分段式结构,且分段式结构的信号线上各个折线段由两次曝光工艺制成,且相邻的两个折线段由不同的曝光工艺制成,上述阵列基板上的信号线设计为补偿式的设计方案,采用上述的技术方案制造的阵列基板,即使在拼接时存在层间对位偏差,也能够避免因两次曝光工艺的层间对位差异而造成显示不良。

附图说明

图1现有技术中阵列基板的结构示意图;

图2本发明实施例中阵列基板的结构示意图一;

图3本发明实施例中阵列基板的结构示意图二。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010193300.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top