[发明专利]具有掩埋位线的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底，所述衬底具有沟槽；

掩埋位线，所述掩埋位线形成于所述衬底中并包括金属硅化物层和金属层，其中所述金属硅化物层与所述沟槽的侧壁接触，所述金属层形成于所述沟槽的侧壁上并与所述金属硅化物层接触。

2.如权利要求1的半导体器件，还包括：

杂质区，所述杂质区形成于所述衬底中并与所述金属硅化物层接触；以及

隔离层，所述隔离层介于除了其中所述金属硅化物层与所述金属层彼此接触的区域之外的所述金属层和所述沟槽的表面之间。

3.如权利要求2的半导体器件，其中所述掩埋位线的比电阻低于所述杂质区的比电阻。

4.如权利要求1的半导体器件，其中所述沟槽包括：第一沟槽，所述第一沟槽与其侧壁上的所述金属硅化物层接触；以及第二沟槽，所述第二沟槽形成于所述第一沟槽下且宽度小于所述第一沟槽的宽度。

5.如权利要求4的半导体器件，其中所述金属层位于所述第一沟槽的侧壁上。

6.如权利要求1的半导体器件，其中所述金属硅化物层包括选自硅化钛层、硅化钽层、硅化钴层、硅化镍层和硅化钨层中的任一种。

7.如权利要求1的半导体器件，其中所述金属层包括：包括金属基层或金属氮化物层的单层、或其中堆叠有金属基层和金属氮化物层的堆叠层。

8.如权利要求7的半导体器件，其中所述金属基层和所述金属氮化物层的堆叠层含有选自钛、钽、钴、镍和钨中的任一种金属元素。

9.如权利要求1的半导体器件，还包括：

多个有源柱，所述有源柱形成于所述衬底上；

栅电极，所述栅电极包围所述有源柱的外壁；

绝缘层，所述绝缘层填充于所述沟槽中；以及

字线，所述字线沿与所述掩埋位线交叉的方向与栅电极连接。

10.一种用于制造半导体器件的方法，包括：

在衬底中形成金属硅化物层；

通过选择性地蚀刻所述衬底形成第一沟槽，使得所述金属硅化物层与所述第一沟槽的侧壁接触；以及

形成包括所述金属硅化物层和金属层的掩埋位线，其中所述金属层形成于所述第一沟槽的侧壁上，并且所述金属层与所述金属硅化物层接触。

11.如权利要求10的方法，还包括：

在形成所述金属硅化物层之前，通过将杂质离子注入所述衬底中形成杂质区，使得所述杂质区与所述金属硅化物层接触。

12.如权利要求11的方法，其中所述掩埋位线的比电阻低于所述杂质区的比电阻。

13.如权利要求10的方法，还包括：

在形成所述金属层之前，形成隔离层以覆盖所述第一沟槽的除了与所述金属硅化物层接触的所述第一沟槽的侧壁部分之外的表面，以及

在形成所述金属层之后，通过蚀刻所述隔离层以及在经蚀刻的所述隔离层下的所述衬底的表面形成第二沟槽。

14.如权利要求10的方法，其中所述金属硅化物层形成为使得与每个所述第一沟槽的一个或者两个侧壁接触。

15.如权利要求10的方法，其中所述金属硅化物层由选自硅化钛层、硅化钽层、硅化钴层、硅化镍层和硅化钨层中的任一种形成。

16.如权利要求10的方法，其中所述金属层由包括金属基层或金属氮化物层的单层、或其中堆叠有金属基层和金属氮化物层的堆叠层形成。

17.如权利要求16的方法，其中所述金属基层和所述金属氮化物层的堆叠层含有选自钛、钽、钴、镍和钨中的任一种金属元素。

18.如权利要求10的方法，还包括：

在形成所述掩埋位线之前，在所述衬底上形成多个有源柱；和

形成分别包围所述有源柱的外壁的栅电极，和

在形成所述掩埋位线之后，形成绝缘层以填充所述第一沟槽；以及

形成沿与所述掩埋位线交叉的方向与所述栅电极连接的字线。