[发明专利]混频电路

权利要求书

1.一种通过源极耦合MOS晶体管而将两个输入信号进行混频后输出的混频电路，其特征在于，

占空比控制用MOS晶体管，串联连接于源极耦合MOS晶体管的各源极端，在所述占空比控制用MOS晶体管的栅极上施加占空比控制用控制脉冲，所述占空比控制用控制脉冲相对于与所述占空比控制用MOS晶体管串联连接的源极耦合MOS晶体管的栅极上所施加的控制脉冲具有-90度相位差，且将串联连接的两个MOS晶体管的栅极上所被施加的控制脉冲的与组合占空比控制在25％。

2.一种混频电路，具有第1、第2输入信号(MIX_INP)(MIX_INN)端子分别连接于以源极耦合的方式成双形成的第1、第2MOS晶体管(M1，M2)及第3、第4MOS晶体管(M3，M4)的源极耦合端子，所述第2、第3MOS晶体管(M2)、(M3)的漏极相互交叉后共同与第1、第4MOS晶体管(M1)(M4)的漏极分别连接于第1、第2输出信号(IF_IP)(IF_IN)端子，所述第1、第4MOS晶体管(M1)(M4)的栅极连接于第1控制脉冲(LO_IP)，所述第2、第3MOS晶体管(M2)(M4)的栅极连接有相对于所述第1控制脉冲(LO_IP)具有180度相位差的反转控制脉冲，即第2控制脉冲(LO_IN)，其特征在于，

所述第1-第4MOS晶体管(M1-M4)的源极端子分别串联连接于第11-第14MOS晶体管(M11-M14)，所述第11、第12MOS晶体管(M11、M12)是以源极耦合的构成连接于第1输入信号(MIX_INP)端子，所述第13、第14MOS晶体管(M13、M14)则以源极耦合的构成连接于第2输入信号(MIX_INN)端子，所述第11、第14MOS晶体管(M11)(M14)的栅极上被施加有相对于所述第1控制脉冲(LO_IP)具有-270度相位差的第4控制脉冲(LO_QN)，所述第12、第13MOS晶体管(M12)(M13)的栅极上被施加有相对于所述第1控制脉冲(LO_IP)具有-90度相位差的第3控制脉冲(LO_QP)。

3.一种混频电路，包括有第1混频电路，于所述第1混频电路中，第1、第2输入信号(MIX_INP)(MIX_INN)端子分别连接于以源极耦合的方式成双形成的第1、第2MOS晶体管(M1，M2)及第3、第4MOS晶体管(M3，M4)的源极耦合端子，所述第2、第3MOS晶体管(M2)、(M3)的漏极相互交叉后共同与第1、第4MOS晶体管(M1)(M4)的漏极分别连接于第1、第2输出信号(IF_IP)(IF_IN)端子，所述第1、第4MOS晶体管(M1)(M4)的栅极被施加有第1控制脉冲(LO_IP)，所述第2、第3MOS晶体管(M2)(M4)的栅极连接有相对于所述第1控制脉冲(LO_IP)具有180度相位差的反转控制脉冲，即第2控制脉冲(LO_IN)；与所述第1混频电路(1)具有相同构成的第2混频电路(2)，于所述第2混频电路具有第5-第8MOS晶体管(M5-M8)，其中的第5、第8MOS晶体管(M5)(M8)的栅极被施加有所述第3控制脉冲(LO_QP)，且第6、第7MOS晶体管(M6)(M7)的栅极被施加有所述第4控制脉冲(LO_QN)，并输出相对于所述第1输出信号(IF_IP)具有-90度相位差的第3输出信号(IF_QP)与具有-270度相位差的第4输出信号(IF_QN)，其特征在于，

所述第1-第8MOS晶体管(M1-M8)的源极端子分别串联连接第11-第18MOS晶体管(M11-M18)，所述第11、第12MOS晶体管(M11、M12)、第15、第16MOS晶体管(M15、M16)是以源极耦合的构成连接于第1输入信号(MIX_INP)端子，所述第13、第14MOS晶体管(M13、M14)、所述第17、第18MOS晶体管(M17、M18)以源极耦合的构成连接于第2输入信号(MIX_INN)端子，所述第11、第14MOS晶体管(M11)(M14)的栅极被施加有相对于所述第1控制脉冲(LO_IP)具有-270度相位差的第4控制脉冲(LO_QN)，第12、第13MOS晶体管(M12)(M13)的栅极被施加有相对于所述第1控制脉冲(LO_IP)具有-90度相位差的第3控制脉冲(LO_QP)，第15、第18MOS晶体管(M15)(M18)的栅极被施加有所述第1控制脉冲(LO_IP)，第16、第17MOS晶体管(M16)(M17)的栅极被施加有所述第2控制脉冲(LO_IN)。

4.如权利要求1至3中任意一个权利要求所述的混频电路，其特征在于，

将所述第1输入信号(MIX_INP)与第2输入信号(MIX_INN)分别输入至NMOS晶体管(M21)(M22)的栅极，其源极端被接地且其漏极端连接于所述混频电路的源极耦合端，且通过偏压元件而对混频电路的各输出端子施加电源电压(VDD)，从而构成能动型混频电路。