[发明专利]混频电路

说明书

【技术领域】

本发明涉及一种射频(RF)收发器等所使用的混频电路，特别涉及一种能改善因开关三极管的开通/闭合而发生的噪声系数(Noise Figure)，从而能使噪声系数达到最佳化的混频电路。

【背景技术】

一般情况下，射频(RF)收发器使用混频电路，混频电路将输入信号与基准信号进行混频后，从而从混频信号中提取中间频率信号后进行解调，或承载中间频率以在进行调制时使用，这时通过混频电路开关三极管的开通/闭合会发生噪声系数(Noise Figure)。

图1为普通的混频电路的构成图。

如图所示，由如下两个电路构成。第1混频电路1，使两个输入信号(MIX_IP)(MIX_IN)分别通过两个源极耦合MOS晶体管(M1，M2)(M3，M4)而发生相位角为0度及180度的第1、第2输出信号(IF_IP)(IF_IN)；及第2混频电路2，使所述两个输入信号(MIX_IP)(MIX_IN)分别通过两个源极耦合MOS晶体管(M5，M6)(M7，M8)而发生相位角为-90度与-270度的第3、第4输出信号(IF_QP)(IF_QN)。

所述第1混频电路1具有如下结构：皆有第1输入信号(MIX_INP)被输入于源极端子的第1、第2MOS晶体管M1、M2与皆有第2输入信号(MIX_INN)共同被输入于源极端子的第3、第4MOS晶体管M3、M4为分别成双连接；所述第2、第3MOS晶体管M2、M3的漏极交叉地连接于所述第1、第4MOS晶体管(M1)(M4)的漏极端子后，再分别连接于第1、第2输出端子(IF_IP)(IF_IN)；所述第1、第4MOS晶体管M1、M4的栅极共同连接于第1控制脉冲(LO_IP)；所述第2、第3MOS晶体管M2、M3的栅极共同连接于第2控制脉冲(LO_IN)。其中，第1、第2脉冲(LO_IP)(LO_IN)是由控制信号发生部(未图示)所发生并进行输入的，是用于控制开关三极管即第1-第4MOS晶体管的开关时序的脉冲，并且将第1控制脉冲(LO_IP)设为基准脉冲即零相位信号时，第2控制脉冲(LO_IN)则为相对于基准脉冲的相位移动180度，即具有反转相位的控制脉冲。

另外，所述第2混频电路(2)与第1混频电路(1)具有相同的构成，但第5、第8MOS晶体管(M5)、(M8)的栅极施加有相对于所述第1控制脉冲(LO_IP)具有-90度相位差的第3控制脉冲(LO_QP)，而第6、第7MOS晶体管(M6)(M7)的栅极施加有相对于所述第1控制脉冲(LO_IP)具有-270度相位差的第4控制脉冲(LO_QN)。

具有如上结构的现有的混频电路，通过第1-第4控制脉冲而对MOS晶体管(M1-M8)的开关进行控制，从而由两个输入信号(MIX_INP)(MIX_INN)发生出具有相位差的第1-第4输出信号(IF_IP)(IF_IN)(IF_QP)(IF_QN)。

但是混频电路的开关三极管的开通/闭合会导致发生噪声系数(NF)。

图2为普通的混频电路的增益与噪声系数之间的关系图。

混频电路中，增益(gain)不会因控制脉冲的占空比(Duty)而发生较大的变化，而是维持稳定的状态，但可以知道在占空比(Duty)为20％的带域中噪声系数(NF)最低。

但是，现有的混频电路中，作为开关三极管的第1-第8MOS晶体管(M1-M8)的栅极上所被施加的控制脉冲分别虽然具有相位差，控制脉冲的占空比是以50％的固定状态被输入。

从而现有的混频电路如图2所示，占空比在50％的带域时会有噪声系数(NF)增加的缺点，从而存在当开通/闭合时会发生噪音的问题。

【发明内容】

为了解决上述问题，本发明的目的在于提供一种混频电路，能解决如上所述的现有的混频电路的缺点，改善噪声系数(NF)，从而能防止噪音的发生。

本发明的又一目的在于提供一种混频电路，其使开关三极管即第1-第8MOS晶体管(M1-M8)的开关占空比调整成小于50％，从而减少MOS晶体管被开通/闭合的时间，由此改善噪声系数(NF)。

本发明的另一目的在于提供一种混频电路，其将开关控制占空比调整为20％的带域，从而使噪声系数降低到最小值。

本发明的另一目的在于提供一种混频电路，不需要额外使用控制脉冲发生方法，通过连接于现有的开关三极管栅极的控制脉冲的组合，从而达到开关控制时间的减少，且以简单的电路结构来改善噪声系数。