[发明专利]包括具有互相耦合的晶体管的集成电路的电子器件

说明书

技术领域

本公开涉及电子器件和形成电子器件的工艺，以及更特别地，涉及包括具有互相耦合的晶体管的集成电路的电子器件以及形成电子器件的工艺。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)是一般类型的功率开关器件。MOSFET包括源极区、漏极区、在源极区和漏极区之间延伸的沟道区、以及被设置成邻近沟道区的栅极结构。栅极结构包括被布置成邻近沟道区并通过薄介质层与沟道区分离的栅电极层。

当MOSFET处于导通状态时，电压被施加到栅极结构以在源极区和漏极区之间形成传导沟道区，这允许电流流经该器件。在截止状态中时，任何施加到栅极结构的电压都足够低，使得传导沟道不能够形成，以及因而不出现电流流动。在截止状态期间，器件必须支持源极区和漏极区之间的高电压。

在特定的应用中，一对功率晶体管可用来允许输出在两种不同的电压之间转换。输出可被连接到高侧功率晶体管的源极以及连接到低侧功率晶体管的漏极。当高侧功率晶体管被启动时，输出将处于对应于高侧功率晶体管的漏极上的电压的电压，以及当低侧功率晶体管被启动时，输出将处于对应于低侧功率晶体管的源极的电压。在特定的物理实施方式中，高侧功率晶体管和低侧功率晶体管一般为通过焊线或其它类似的互连而彼此互连的单独晶粒上的分立晶体管。互连增加了电子器件、包括高侧和低侧功率晶体管的寄生特性，这是不希望有的。

附图说明

实施方式作为例子示出且并不限于附图。

图1包括工件的一部分的剖视图的图示，该工件包括隐埋传导区。

图2包括在为高侧功率晶体管形成隐埋掺杂区之后，图1的工件的剖视图的图示。

图3包括在形成半导体层、衬垫层以及终止层之后，图2的工件的剖视图的图示。

图4包括在图案化衬垫层和终止层的部分并形成垂直隔离区之后，图3的工件的剖视图的图示。

图5包括在图案化衬垫层和终止层的其它部分并形成侧壁隔板之后，图4的工件的剖视图的图示。

图6包括在形成通过半导体层向隐埋传导区延伸的沟槽之后，图5的工件的剖视图的图示。

图7包括在沟槽内形成绝缘隔板之后，图6的工件的剖视图的图示。

图8包括在沟槽内形成凹进的传导结构之后，图7的工件的剖视图的图示。

图9包括在移除邻近于衬垫层和终止层的侧壁隔板之后并在移除绝缘隔板的位于传导结构之上的升高部分上的部分之后，图8的工件的剖视图的图示。

图10包括在形成传导插塞并移除衬垫层和终止层的剩余部分之后，图9的工件的剖视图的图示。

图11包括在形成注入屏蔽层和漏极区之后，图10的工件的剖视图的图示。

图12包括在形成绝缘层之后，图11的工件的剖视图的图示。

图13包括在形成图案化的传导层之后，图12的工件的剖视图的图示。

图14包括在图案化的传导层上形成绝缘层之后，图13的工件的剖视图的图示。

图15包括在图案化绝缘层和图案化的传导层的部分并形成侧壁隔板之后，图14的工件的剖视图的图示。

图16包括在形成另一传导层和阱区之后，图15的工件的剖视图的图示。

图17包括在形成传导层的剩余部分，蚀刻因而产生的传导层以形成栅电极，以及形成源极区之后，图16的工件的剖视图的图示。

图18包括在形成侧壁隔板，蚀刻源极区的部分，并形成阱接触区之后，图17的工件的剖视图的图示。

图19包括在形成到源极区、阱接触区和传导插塞的传导带之后，图18的工件的剖视图的图示。

图20包括在根据本发明的实施方式形成实质上完整的电子器件之后，图19的工件的剖视图的图示。

图21至25包括图3的工件的一部分的剖视图的图示，其中沟槽、垂直隔离区和垂直传导结构是根据另一实施方式形成的。

技术人员认识到，图中的元件仅为了简单和清楚而示出，并不一定按比例绘制。例如，图中一些元件的尺寸可相对于其它元件被放大，以帮助提高对本发明的实施方式的理解。

具体实施方式

以下结合附图的描述被提供来帮助理解在此公开的教导。以下讨论将集中于教导的特定实现和实施方式。这个重点被提供来帮助描述教导，而不应当被解释成对教导的范围或适用性的限制。然而，其它教导当然可用在本申请中。