[发明专利]静电防护电路及采用此种静电防护电路的显示装置

权利要求书

1.一种静电防护电路，其特征在于，所述静电防护电路包括：

一第一晶体管，具有一第一栅极、一第一源/漏极与一第二源/漏极，所述第一源/漏极耦接一第一电源线，而所述第二源/漏极耦接一第二电源线；

一第二晶体管，具有一第二栅极、一第三源/漏极与一第四源/漏极，所述第三源/漏极耦接所述第一电源线，而所述第四源/漏极耦接所述第一栅极；

一第三晶体管，具有一第三栅极、一第五源/漏极与一第六源/漏极，所述第五源/漏极耦接所述第四源/漏极与所述第一栅极，而所述第六源/漏极耦接所述第二电源线；

一第一分压电路，耦接于所述第一电源线与所述第二电源线之间，用以依据所述第一电源线与所述第二电源线的电位差而提供一第一分压至所述第二栅极；以及

一第二分压电路，耦接于所述第一电源线与所述第二电源线之间，用以依据所述第一电源线与所述第二电源线的电位差而提供一第二分压至所述第三栅极。

2.如权利要求1所述的静电防护电路，其特征在于，所述第一晶体管、所述第二晶体管与所述第三晶体管皆为一N型金氧半场效晶体管。

3.如权利要求2所述的静电防护电路，其特征在于，所述第二晶体管的通道宽度与所述第三晶体管的通道宽度相等，且所述第一晶体管的通道宽度大于所述第二晶体管的通道宽度。

4.如权利要求1所述的静电防护电路，其特征在于，所述第一分压电路包括：

一第一阻抗，耦接于所述第一电源线与所述第二栅极之间；以及

一第二阻抗，耦接于所述第二栅极与所述第二电源线之间，

其中，所述第一阻抗与所述第二阻抗的相耦接处用以提供所述第一分压。

5.如权利要求4所述的静电防护电路，其特征在于，所述第二分压电路包括：

一第三阻抗，耦接于所述第一电源线与所述第三栅极之间；以及

一第四阻抗，耦接于所述第三栅极与所述第二电源线之间，

其中，所述第三阻抗与所述第四阻抗的相耦接处用以提供所述第二分压。

6.如权利要求5所述的静电防护电路，其特征在于，所述第一阻抗、所述第二阻抗、所述第三阻抗与所述第四阻抗分别以一第一电容、一第二电容、一第三电容与一第四电容来实现，且所述第二电容的容值大于所述第一电容的容值，而所述第三电容的容值大于所述第四电容的容值。

7.如权利要求5所述的静电防护电路，其特征在于，所述第一阻抗、所述第二阻抗、所述第三阻抗与所述第四阻抗分别以一第一电阻、一第二电阻、一第三电阻与一第四电阻来实现，且所述第一电阻的阻值大于所述第二电阻的阻值，而所述第四电阻的阻值大于所述第三电阻的阻值。

8.如权利要求5所述的静电防护电路，其特征在于，所述第一阻抗、所述第二阻抗、所述第三阻抗与所述第四阻抗分别以一第四晶体管、一第五晶体管、一第六晶体管与一第七晶体管来实现，所述第四晶体管的二个源/漏极分别耦接所述第一电源线与所述第二栅极，所述第五晶体管的二个源/漏极分别耦接所述第二栅极与所述第二电源线，所述第六晶体管的二个源/漏极分别耦接所述第一电源线与所述第三栅极，所述第七电经体的二个源/漏极分别耦接所述第三栅极与所述第二电源线，所述第四晶体管、所述第五晶体管、所述第六晶体管与所述第七晶体管的栅极皆耦接一直流电压，且所述第五晶体管的通道宽度大于所述第四晶体管的通道宽度，而所述第六晶体管的通道宽度大于所述第七晶体管的通道宽度。

9.如权利要求8所述的静电防护电路，其特征在于，所述第四晶体管、所述第五晶体管、所述第六晶体管与所述第七晶体管皆为一N型金氧半场效晶体管，且所述直流电压为一正电压。

10.如权利要求8所述的静电防护电路，其特征在于，所述第四晶体管、所述第五晶体管、所述第六晶体管与所述第七晶体管皆为一P型金氧半场效晶体管，且所述直流电压为一负电压。

11.如权利要求1所述的静电防护电路，其特征在于，所述第一晶体管、所述第二晶体管与所述第三晶体管皆为一P型金氧半场效晶体管。