[发明专利]集成电路方法

说明书

技术领域

本发明涉及一种集成电路(IC)方法，特别是涉及一种最佳化电路性能的集成电路IC方法。

背景技术

在半导体厂中处理半导体晶圆，以在晶圆上的不同区域形成各种IC。形成在半导体基材上的IC包含多个半导体装置。使用各种半导体制造工艺来形成半导体装置，其中包含蚀刻(Etching)、微影(Lithography)、离子植入法(Ion Implantation)、薄膜沉积(Thin Film Deposition)以及热退火(Thermal Annealing)。然而，现阶段用来形成一IC的制造方法中，应用于半导体晶圆的热退火工艺在半导体装置的性能中引进了不均匀性(Non-Uniformity)的问题。电气(Electrical)性能在形成于半导体晶圆上的装置之间变化，降低IC的整体品质。当半导体工艺技术进步至先进技术节点(例如65奈米(nm)、45奈米、或30奈米及更小的尺寸)，问题是更严重的。因此，需要一IC结构以及制造相同结构的方法来解决上述的问题。

由此可见，上述现有的集成电路方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的集成电路方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的集成电路方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的集成电路方法，能够改进一般现有的集成电路方法，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的集成电路方法存在的缺陷，而提供一种新的集成电路方法，所要解决的技术问题是使其提供一种应用于晶圆制造的IC方法，可完成均匀的退火效应，进而最佳化电路性能，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路方法，其包括以下步骤：提供一集成电路设计布局；进行一模拟热效应步骤，藉以模拟该集成电路设计布局的一热效应；进行一模拟电气性能步骤，藉以根据该热效应的模拟来模拟该集成电路设计布局的一电气性能；以及根据该电气性能的模拟，进行该集成电路设计布局的一热虚拟置入。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路方法，其中更包含在进行该集成电路设计布局的该热虚拟置入之后，根据该集成电路设计布局制造一遮罩。

前述的集成电路方法，其中更包含使用该遮罩制造一晶圆。

前述的集成电路方法，其中更包含在制造该遮罩之前，重复进行该模拟热效应步骤、进行该模拟电气性能步骤、以及进行该集成电路设计布局的该热虚拟置入，且其中重复进行该集成电路设计布局的该热虚拟置入包含加入一热虚拟特征、从新定义一热虚拟特征的尺寸、从新定义一热虚拟特征的位置、及从新定义一热虚拟特征的形状其中的至少一者。

前述的集成电路方法，其中所述的进行该模拟热效应步骤包含模拟在一退火工艺中，一辐射光束的反射、传输及吸收。

前述的集成电路方法，其中所述的进行该模拟电气性能步骤包含模拟一离子植入工艺，或包含萃取临界值电压及饱和电流其中至少一者。

前述的集成电路方法，其中所述的进行该模拟热效应步骤包含使用一热模型模拟该集成电路设计布局的该热效应，且更包含：提供多个测试图案，其中每一该些测试图案具有个别的线宽、线的间距、及线密度；收集该些测试图案的热资料；以及根据该热资料建构该热模型。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种集成电路方法，其包括以下步骤：提供多个测试图案；收集该些测试图案的热资料；根据该热资料建构一热模型；以及使用该热模型，将多个热虚拟特征加入至一集成电路设计。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路方法，其中将该些热虚拟特征加入至该集成电路设计更包含：使用该热模型来模拟该集成电路设计的一热效应；以及根据该热效应的模拟来模拟该集成电路设计的一电气性能。

前述的集成电路方法，其中每一该些测试图案包含多个线特征或一个别的作用比，其中该些线特征具有个别的线宽、线的间距、及线密度。