[发明专利]半导体器件及其制备方法

权利要求书

1.一种半导体器件，包括：

具有多个表面电极的半导体芯片；

在其上安装有半导体芯片的管芯焊盘；

围绕所述半导体芯片布置的多条内部引线；

电气地耦合所述半导体芯片的表面电极与相应的内部引线的多条接线；

将所述半导体芯片、所述内部引线，以及所述接线各自模制于其中的模制体；

一体地耦合到相应的内部引线，并且从所述模制体暴露的多条外部引线；以及

形成于每条所述外部引线的表面上方的外部镀层，

其中所述外部镀层具有形成于期望的条件之下的第一无铅镀层，以及具有与所述第一无铅镀层的构成相同的系统构成的第二无铅镀层，以及

其中所述第一无铅镀层与所述第二无铅镀层是层叠的。

2.依照权利要求1的半导体器件，

其中每条所述外部引线由铁-镍合金制成。

3.依照权利要求2的半导体器件，

其中所述外部镀层为锡-铜镀层。

4.依照权利要求3的半导体器件，

其中银镀层形成于每个所述内部引线的接线键合部分上方。

5.依照权利要求1的半导体器件，

其中所述第一无铅镀层是通过施加密度高于形成所述第二无铅镀层时施加的电流密度的电流而形成的镀层。

6.依照权利要求5的半导体器件，

其中所述第一无铅镀层在外部镀层的厚度方向上更接近于每条引线布置。

7.依照权利要求5的半导体器件，

其中所述第一无铅镀层在外部镀层的厚度方向上以插入的关系布置于所述第二无铅镀层之间。

8.依照权利要求5的半导体器件，

其中所述第一无铅镀层在其厚度方向上更接近于所述外部镀层的表面布置。

9.一种制备半导体器件的方法，包括步骤：

(a)准备由覆盖半导体芯片的模制体形成的引线框；以及

(b)将所述引线框放置于包括独立地耦合到不同的整流器的第一镀覆单元和第二镀覆单元的镀覆装置之中，并且关于从所述引线框的模制体暴露的多条外部引线执行无铅镀覆处理，

其中在步骤(b)中，随着所述引线框被浸入到第一无铅镀覆溶液而施加第一密度电流于所述第一镀覆单元之中以关于所述外部引线执行第一无铅镀覆处理，而随后随着所述引线框被浸入到具有与第一无铅镀覆溶液的构成相同的系统构成的第二无铅镀覆溶液而施加密度不同于第一密度电流的密度的第二密度电流于所述第二镀覆单元之中以关于所述外部引线执行第二无铅镀覆处理。

10.依照权利要求9的制备上述半导体器件的方法，

其中，在步骤(b)之前，引线框受到化学抛光。

11.依照权利要求10的制备上述半导体器件的方法，

其中，在化学抛光之后和步骤(b)之前，引线框由与在形成所述第一无铅镀覆溶液时所使用的酸相同的酸清洗。

12.依照权利要求11的制备上述半导体器件的方法，

其中使用在所述第一镀覆单元中的所述第一无铅镀覆溶液与使用在所述第二镀覆单元中的所述第二无铅镀覆溶液是相同的。

13.依照权利要求9的制备上述半导体器件的方法，

其中施加在所述第二镀覆单元中的第二密度电流的密度低于施加在所述第一镀覆单元中的第一密度电流的密度。

14.依照权利要求9的制备上述半导体器件的方法，

其中所述第一镀覆单元与所述第二镀覆单元放置在同一个镀覆容器之中。

15.依照权利要求9的制备上述半导体器件的方法，

其中所述第一镀覆单元与所述第二镀覆单元放置在不同的镀覆容器之中。

16.依照权利要求9的制备上述半导体器件的方法，

其中所述引线框由铁-镍合金制成。

17.依照权利要求9的制备上述半导体器件的方法，

其中无铅镀层为锡-铜镀层。

18.依照权利要求9的制备上述半导体器件的方法，

其中银镀层形成于提供在所述引线框内的每个内部引线的接线键合部分上方。

19.一种制备半导体器件的方法，包括步骤：

(a)准备具有管芯焊盘、围绕所述管芯焊盘布置的多条内部引线，以及一体地耦合到相应的内部引线的多条外部引线的薄片状引线框；

(b)将半导体芯片安装在所述管芯焊盘上方；

(c)使用接线电气地耦合所述半导体芯片的多个电极焊盘到相应的内部引线；

(d)将所述半导体芯片、所述内部引线，以及所述接线模制入模制体中；

(e)将由所述模制体所形成的所述引线框放置于包括独立地耦合到不同的整流器的第一镀覆单元和第二镀覆单元的镀覆装置之中，并且关于从所述模制体暴露的所述外部引线执行无铅镀覆处理；以及

(f)将所述外部引线从所述引线框切割/分离以执行分割，

其中，在步骤(e)中，随着所述引线框被浸入到第一无铅镀覆溶液而施加第一密度电流于所述第一镀覆单元之中以关于所述外部引线执行第一无铅镀覆处理，而随后随着所述引线框被浸入到具有与第一无铅镀覆溶液的构成相同的系统构成的第二无铅镀覆溶液而施加密度不同于第一密度电流的密度的第二密度电流于所述第二镀覆单元之中以关于所述外部引线执行第二无铅镀覆处理。