[发明专利]半导体器件及其制备方法

说明书

与相关申请的交叉引用

在2009年6月8日提交的编号为2009-137654的日本专利申请的公开内容，包括说明书、附图以及摘要在此作为整体并入参考。

技术领域

本发明涉及半导体器件以及为此的制备技术，特别是在应用以提高对无铅镀层上方的晶须形成的抵制时有效的技术。

描述一种结构，其中在半导体集成电路器件中，具有高于锡-铅共晶焊料的熔点，并且不包含铅作为其主要金属成分的合金层被提供在由树脂模制的部分之外的部分(见，例如，专利文件1)。

[专利文件1]

日本未经审查专利公开编号2006-352175

背景技术

使用引线框装配半导体器件的工艺主要包括将半导体芯片安装在引线框上方的管芯焊盘上方的管芯键合步骤、将半导体芯片的电极焊盘电气地耦合到内部引线的接线键合步骤、将半导体芯片和接线进行模制的封装(模制)步骤，以及将外部引线从引线框切割/分离的分割步骤。

装配工艺此外包括，在封装步骤之后和分割步骤之前，对每条外部引线执行外部镀覆处理的外部镀覆步骤。在外部镀覆步骤中，外部镀层形成于从模制体暴露以将半导体器件附着在比如印刷电路板之类的安装基板的每条外部引线上方。

近年来，需要对环境问题的解决方案，而因此不使用铅的无铅镀覆最常作为外部镀层使用。最常用的无铅镀层的范例包括锡-铜镀层、锡-铋镀层、锡-银镀层，以及纯锡镀层。

然而，当在检查半导体器件的过程中执行温度循环测试时，被称为“晶须”的须状金属晶体产物可能在外部引线的表面上方形成。

在温度循环测试中的晶须形成机制被认为是这样，由于外部引线的基材(例如，铁-镍合金)与无铅镀层(例如，锡-铜镀层)具有不同的线性膨胀系数，会因为由温度循环所造成的外部引线和无铅镀层的热压而发生扭曲，并且逐渐在无铅镀层中积累以最终作为晶须凸出到外部。

当晶须因此形成在半导体器件的外部引线上方时，电气短路会在半导体器件中发生而引发问题。

在以上所述的专利文件1(日本未经审查专利公开编号2006-352175)中描述的结构的情况之中，在每条外部引线的表面上方的外部镀层仅由一种类型的镀层所形成，并且在外部镀层中未形成界面。因此，发生在温度循环测试中的应力(扭曲)具有相当高的可能性会不被削弱的传播，并形成晶须。

发明内容

本发明鉴于前述的问题而实现，而本发明的目的为提供能够实现对晶须形成的抵制的提高的技术。

本发明的以上和其他目的以及新颖特点将自本说明书的描述以及附随的附图中显现。

以下是在本申请中所公开的本发明的代表性方面的要点的简要描述。

亦即，本发明的一个方面为半导体器件，包括：具有多个表面电极的半导体芯片；在其上安装有半导体芯片的管芯焊盘；围绕半导体芯片布置的多条内部引线；将半导体芯片的表面电极电气地耦合到相应的内部引线的多条接线；将半导体芯片、内部引线，以及接线各自模制于其中的模制体；一体地耦合到相应的内部引线，并且从模制体暴露的多条外部引线；以及形成于每条外部引线的表面上方的外部镀层，其中外部镀层具有在期望条件下形成的第一无铅镀层，以及具有与第一无铅镀层的构成相同的系统构成的第二无铅镀层，并且其中第一无铅镀层和第二无铅镀层是层叠的。

亦即，本发明的另一方面为半导体器件的制备方法，包括步骤：(a)准备由覆盖半导体芯片的模制体所形成的引线框；以及(b)将引线框放置于包括独立地耦合到不同整流器的第一镀覆单元和第二镀覆单元的镀覆装置中，并且关于从引线框的模制体暴露的多条外部引线执行无铅镀覆处理，其中，在步骤(b)中，随着引线框被浸入到第一无铅镀覆溶液而施加第一密度电流于第一镀覆单元之中以关于外部引线执行第一无铅镀覆处理，而随后随着引线框被浸入具有与第一无铅镀覆溶液的构成相同的系统构成的第二无铅镀覆溶液而施加密度不同于第一密度电流的密度的第二密度电流于第二镀覆单元之中以对外部引线执行第二无铅镀覆处理。