[发明专利]用于服从双图案化的标准单元设计的方法

权利要求书

1.一种半导体芯片，包括：

一行单元，其中每个单元均包括VDD线和VSS线，其中，所述单元的所有的VDD线连接为单条VDD线，所述单元的所有VSS线连接为单条VSS线，并且其中，在所述一行单元中不存在具有偶数条G0路径的双图案化完整迹线，或者在所述一行单元中不存在具有奇数条G0路径的双图案化完整迹线。

2.根据权利要求1所述的半导体芯片，进一步包括多行单元，其中，在所述多行单元的任何单元中不存在具有偶数条G0路径的双图案化完整迹线，或者在所述多行单元的任何单元中不存在具有奇数条G0路径的双图案化完整迹线。

3.根据权利要求1所述的半导体芯片，其中，每条G0路径均与被分到相同双图案化掩模组的不同光刻掩模中的两个图案互联，或者

其中，所述一行单元包括相互邻接的第一单元和第二单元，在所述第一单元和所述第二单元之间没有插入缓冲区，并且其中，所述第一单元和第二单元具有选自主要由D-S型邻接、X-S型邻接、X-D型邻接、和X-X型邻接组成的组中的邻接类型。

4.一种集成电路单元库，包括：

多个单元，其中，所述集成电路单元库的基本上所有的单元中的基本上所有的双图案化完整迹线或者具有偶数条G0路径，或者具有奇数条G0路径。

5.根据权利要求4所述的集成电路单元库，其中，所述多个单元包括不含有双图案化完整迹线的单元；或者

其中，所述多个单元中的一个单元包括多条双图案化完整迹线，在所述单元中的所有双图案化完整迹线具有偶数条G0路径，或者具有奇数条G0路径；或者

其中，每条G0路径均与被分到相同双图案化掩模组的两个光刻掩模中的两个图案互联。

6.一种集成电路单元库，包括：

多个单元，其中，在所述集成电路单元库的任何单元中，基本上没有双图案化完整迹线具有偶数条G0路径，或者，在所述集成电路单元库的任何单元中，基本上没有双图案化完整迹线具有奇数条G0路径。

7.根据权利要求6所述的集成电路单元库，其中，所述多个单元包括不含有双图案化完整迹线的单元；或者

其中，所述多个单元中的一个单元包括多条双图案化完整迹线，其中，在所述单元中的所有双图案化完整迹线或者具有偶数条G0路径，或者具有奇数条G0路径；或者

其中，每条G0路径均与被分到相同双图案化掩模组的不同光刻掩模中的两个图案互联。

8.一种设计集成电路的方法，所述方法包括：

确定选自由仅偶数规则和仅奇数规则组成的组中的第一设计规则；

确定集成电路库中第一多个候选单元的类型；

从所述第一多个候选单元中选择第一组单元，其中，所述第一组单元服从所述第一设计规则；以及

将所述第一组单元放入所述集成电路的第一行中，其中，所述第一行不包括违反所述第一设计规则的单元。

9.根据权利要求8所述的方法，其中，从所述第一多个候选单元中选择第一组单元的步骤进一步包括：不选择所述多个候选单元中违反第一设计及准则的单元。

10.根据权利要求8所述的方法，进一步包括：

确定选自由所述仅偶数规则和所述仅奇数规则组成的组中的第二设计规则，所述第二设计规则不同于所述第一设计规则；

确定所述集成电路库中第二多个候选单元的类型；

从所述第二多个候选单元中选择第二组单元，其中，所述第二组单元服从所述第二设计规则；以及

将所述第二组单元放入所述集成电路的第二行，其中，所述第二行不包括违反所述第二设计规则的单元。