[发明专利]H.264/AVC输入码流用解码器及其控制方法

权利要求书

1.一种H.264/AVC输入码流用解码器，其特征在于，包括：地址缓冲隔离控制电路、地址生成器、时钟发生器、数据缓冲隔离控制电路以及随机存储器，其中：地址生成器的输入端与时钟发生器相连接以接收时钟信号，地址生成器的输出端分别与地址缓冲隔离控制电路以及数据缓冲隔离控制电路相连接以输出控制信号，地址生成器的地址端与地址缓冲隔离控制电路的地址端通过地址总线相连接，地址缓冲隔离控制电路的输出端与临时寄存器相连接以输出地址信息，临时寄存器与数据缓冲隔离控制电路相连接以传输码流信息，所述的随机存储器由缓冲区A和缓冲区B构成。

2.根据权利要求1所述的H.264/AVC输入码流用解码器，其特征是，所述的随机存储器为两块SRAM构成的128bit的桶形码流缓冲区，该桶形码流缓冲区是片外码流从存储器输入到片内H.264解码器之间的接口电路。

3.根据权利要求1所述的H.264/AVC输入码流用解码器，其特征是，所述的地址生成器产生两个环形变化的地址数据指针PA和地址数据指针PB并分别指向对应的缓冲区A和缓冲区B中的地址，循环时钟的每一个周期内：当地址数据指针PA增加到周长一半时，地址数据指针PB归零，当地址数据指针PB增加到周长一半时，地址数据指针PA归零。

4.根据权利要求1所述的H.264/AVC输入码流用解码器，其特征是，所述的控制信号包括：对桶形缓冲区进行读操作信号和对桶形缓冲区进行写操作信号。

5.一种根据权利要求1所述的H.264/AVC输入码流用解码器的控制方法，其特征在于，包括以下步骤：

第一步、在地址生成器的作用下，SDRAM中的码流写入到桶形码流缓冲区；当地址范围达到桶形码流缓冲区的周长的一半时，即写满缓冲区A时启动数据缓冲隔离控制电路并从缓冲区A中读出数据，开始解码器计算；

第二步、当从缓冲区A中读出数据完毕后，启动地址生成器并将SDRAM中的码流继续写入到缓冲区B；当缓冲区B中数据写满时，启动数据缓冲隔离控制电路并继续从缓冲区B中读出数据进行解码器计算，同时将缓冲区A清零；

第三步、启动地址生成器并将SDRAM中的码流写入到缓冲区A中直至缓冲区A写满，然后启动数据缓冲隔离控制电路并继续从缓冲区A中读出数据进行解码器计算，同时将缓冲区B清零。