[发明专利]阵列基板的结构及制造方法

权利要求书

1.一种阵列基板，包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和第一薄膜晶体管，该第一薄膜晶体管的栅极与栅极扫描线相连、该第一薄膜晶体管的源极与数据扫描线相连、该第一薄膜晶体管的漏极与像素电极相连；其特征在于，还包括：

存储电容，所述存储电容的底电极与所述数据扫描线位于同一层面，所述存储电容的顶电极与所述像素电极位于同一层面。

2.根据权利要求1所述的阵列基板，其特征在于，所述存储电容的顶电极为所述像素电极，所述存储电容的底电极对应于所述像素电极的下半部分的边缘处，所述存储电容的底电极接有恒压电源。

3.根据权利要求2所述的阵列基板，其特征在于，所述存储电容的底电极接有恒压电源的具体连接方式为：

所述底电极通过所述底电极上方的过孔连接到外围的公共电极电源上。

4.根据权利要求1所述的阵列基板，其特征在于，所述存储电容的底电极为第一薄膜晶体管的漏极，所述存储电容的顶电极对应于所述第一薄膜晶体管的漏极，所述存储电容的顶电极独立于所述像素电极且所述顶电极接有恒压电源。

5.根据权利要求4所述的阵列基板，其特征在于，所述顶电极接有恒压电源的具体连接方式为：

所述顶电极通过该顶电极上设有的引线与外部电压输入端连接。

6.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板上还形成有第二薄膜晶体管，所述第二薄膜晶体管的栅极与所述栅极扫描线连接；所述第二薄膜晶体管的源极与所述栅极扫描线连接；所述顶电极接有恒压电源的具体连接方式为：所述顶电极与所述第二薄膜晶体管的漏极连接。

7.根据权利要求6所述的阵列基板，其特征在于，所述第二薄膜晶体管的漏极和源极与第一薄膜晶体管的漏极和源极、数据扫描线是在一次光刻构图工艺中形成的，具有相同的厚度以及相同的腐蚀后的坡度。

8.根据权利要求6所述的阵列基板，其特征在于，所述第二薄膜晶体管位于所述栅极扫描线的上方，所述第二薄膜晶体管的栅极为所述栅极扫描线的一部分。

9.根据权利要求6所述的阵列基板，其特征在于，所述顶电极与所述第二薄膜晶体管的漏极连接具体连接方式为：所述顶电极通过所述第二薄膜晶体管的漏极上方的过孔连接。

10.根据权利要求6至9任一所述的阵列基板，其特征在于，所述第二薄膜晶体管的源极与所述栅极扫描线连接具体连接方式为：

所述第二薄膜晶体管的源极上方形成有过孔；所述栅极扫描线上方形成有过孔；连接电极通过所述第二薄膜晶体管的源极上方的过孔和所述栅极扫描线上方的过孔将所述第二薄膜晶体管的源极与所述栅极扫描线连接起来。

11.根据权利要求10所述的阵列基板，其特征在于，所述连接电极与所述存储电容的顶电极及所述像素电极为一次构图工艺中形成的，具有相同的厚度以及相同的腐蚀后的坡度。

12.一种阵列基板的制造方法，其特征在于，包括：

在具有栅图案和绝缘层的基板上通过构图工艺形成有源层图案、数据扫描线、源极、漏极和存储电容的底电极，所述存储电容的底电极与所述数据扫描线位于同一层；

在所述基板上沉积一层钝化层，通过掩膜构图工艺形成过孔；

在所述基板上沉积一层透明导电薄膜，通过掩膜构图工艺形成像素电极和存储电容顶电极，其中像素电极通过过孔和漏极连接，所述过孔位于所述漏极的上方。