[发明专利]阵列基板的结构及制造方法

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板的结构及制造方法。

背景技术

利用薄膜晶体管来产生电压以控制液晶转向的显示器，叫做薄膜晶体管液晶显示器(TFT LCD)。薄膜晶体管液晶显示器包括液晶面板，液晶面板的上下两层玻璃间夹着液晶形成了平行板电容器，称之为C_LC(capacitor of liquid crystal)，它的大小约为0.1pF。所述C_LC用于保持控制液晶转型的电压，但在实际应用时，在薄膜晶体管TFT对C_LC充好电后到下一次TFT再对C_LC充电得时间段内，C_LC无法将电压保持住，使得电压发生变化，导致所显示的灰阶不正确。

一般最常见的储存电容Cs(storage capacitor)架构有两种，分别是Cs on gate与Cs on common这两种.这两种顾名思义就可以知道，它的主要差别就在于储存电容是利用gate走线或是common走线来完成的。其中，该C_Son common的通过像素电极和公用电极形成，所述像素电极与公共电极之间夹着栅极绝缘层和钝化层。

在实现本发明的过程中，发明人发现，C_S on common这种架构的C_S电容中像素电极与公共电极之间距离较大，在C_S充好电的情况下也不能保持控制液晶转向的电压恒定，使得液晶面板出现由于液晶两端电压变化所导致的灰阶异常问题。

发明内容

本发明的实施例提供一种阵列基板的结构及制造方法，解决了C_S电容中像素电极与公共电极之间距离较大，在C_S充好电的情况下也不能保持控制液晶转向的电压恒定，使得液晶面板出现由于液晶两端电压变化所导致的灰阶异常问题。

为达到上述目的，本发明的实施例采用如下技术方案：

一种阵列基板，包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和第一薄膜晶体管，该第一薄膜晶体管的栅极与栅极扫描线相连、该第一薄膜晶体管的源极与数据扫描线相连、该第一薄膜晶体管的漏极与像素电极相连；还包括存储电容，所述存储电容的底电极与所述数据扫描线位于同一层面，所述存储电容的顶电极与所述像素电极位于同一层面。

具体的，所述存储电容的顶电极为所述像素电极，所述存储电容的底电极对应于所述像素电极的下半部分的边缘处，所述存储电容的底电极接有恒压电源。

所述存储电容的底电极接有恒压电源的具体连接方式为：所述底电极通过所述底电极上方的过孔连接到外围的公共电极电源上。

进一步的，为了在优化C_S的电容容量的同时增加像素的开口率，所述存储电容的底电极为第一薄膜晶体管的漏极，所述存储电容的顶电极对应于所述第一薄膜晶体管的漏极，所述存储电容的顶电极独立于所述像素电极且所述顶电极接有恒压电源。

所述顶电极接有恒压电源的具体连接方式为：所述顶电极通过该顶电极上设有的引线与外部电压输入端连接。

进一步地，为了避免当所述存储电容的顶电极通过引线与外部电压输入端相连引入外部恒压时，所述外部恒压电源给所述存储电容提供的电压噪音较大的问题，达到在优化C_S的电容容量、增加像素的开口率的同时减小所述存储电容引入外部电压的噪音目的，所述阵列基板上还形成有第二薄膜晶体管，所述第二薄膜晶体管的栅极与所述栅极扫描线连接；所述第二薄膜晶体管的源极与所述栅极扫描线连接；所述顶电极接有恒压电源的具体连接方式为：所述顶电极与所述第二薄膜晶体管的漏极连接。

可选的，所述第二薄膜晶体管位于所述栅极扫描线的上方，所述第二薄膜晶体管的栅极为所述栅极扫描线的一部分。

所述顶电极与所述第二薄膜晶体管的漏极连接具体连接方式为：所述顶电极通过所述第二薄膜晶体管的漏极上方的过孔连接。

所述第二薄膜晶体管的源极与所述栅极扫描线连接具体连接方式为：所述第二薄膜晶体管的源极上方形成有过孔；所述栅极扫描线上方形成有过孔；连接电极通过所述第二薄膜晶体管的源极上方的过孔和所述栅极扫描线上方的过孔将所述第二薄膜晶体管的源极与所述栅极扫描线连接起来。