[发明专利]半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及半导体器件及其制作方法。

背景技术

通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失数据，而非易失性存储器即使在电源中断时仍可保存数据。因此，非易失性半导体存储器已广泛地应用于移动通信系统、存储卡等。现有技术中，已经开发并大量生产浮栅和控制栅堆叠的堆叠栅式存储器。浮栅用于给电荷编程，而控制栅则用于控制浮栅。

近年来，提出多种非易失性存储器，例如EEPROM等，其中一种为具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失性存储器，即SONOS存储器单元。现有技术中SONOS存储器单元的示意性横截面如图1A所示。提供半导体衬底101，半导体衬底101上形成有第一氧化物层102、氮化物层103和第二氧化物104形成的ONO结构，和栅极105。半导体衬底101内具有源/漏极106A和106B。

但是，这种SONOS器件结构的SONOS堆叠栅结构(ONOS)厚度较大，难以应用于32纳米及其以下的节点技术当中。有一种方法是减小SONOS结构中的氧化物层的厚度以降低堆叠栅结构的厚度。但是又有研究发现较薄的氧化物层会使得SONOS存储单元的电荷维持性质变得很差，主要原因在于电子会隧穿通过第一氧化物层，即便是在低电压情形下也是如此。而且堆叠栅的厚度较大，要实施特定擦除速度的电场就需要较大的电场以达到足够的空穴流密度。此外，电场越大，由栅极注入的电子就越多，并会使得SONOS器件的擦除饱和电压变高。另外，氮化物层不仅较难生长，而且氮化物层与氧化物层的势垒较小，电荷容易从氮化物中跑出来，这样容易造成数据的丢失。

现有技术中还提出了一种名为“相变存储器(PCM)”的非易失性存储器。如图1B所示，为相变存储器的横截面示意图。传统的相变存储器包括底部导电层110、顶部导电层111、在底部导电层110和顶部导电层111之间插入的相变材料层112、及/或电连接到底部导电层110和相变材料层112的接触单元113。可用绝缘层114包围底部导电层110和接触单元113的侧面。接触单元113的接触表面可电耦合连接到相变材料层112。晶体管115可电连接到底部导电层110，并可通过晶体管115提供电流给底部导电层110、顶部导电层111以及相变材料层112。提供给顶部导电层111的电流可流经相变材料层112、接触单元113、底部导电层110和晶体管115。

但是，这种相变存储器现阶段还只是在实验过程中，未进行大量生产。而且，由于与现有的非易失性存储器的结构和工艺相差较大，不能兼容于现有的生产线中，如需大批量制作相变存储器，则需重新建立生产线，这就需要投入大量地资金，成本较大。

因此，需要一种新的非易失性半导体器件及其制作方法，使其不仅具有较低的工作电压，而且能够兼容于现有的生产线中。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件，包括：衬底；在所述衬底上形成的第一氧化物层；在所述第一氧化物层上形成的单晶硅层；在所述单晶硅层上形成的第二氧化物层；在所述第二氧化物层上形成的栅极。

优选地，所述单晶硅层是由非晶硅层进行退火工艺形成的。

优选地，形成所述非晶硅层是包括SiH₄的源气体在150～250摄氏度下进行制备。

优选地，形成所述非晶硅层的方式是等离子体增强化学气相沉积法。

优选地，所述退火工艺是快速热退火工艺或尖峰退火工艺。

优选地，所述退火工艺中采用的气体是Ar、He或N₂。

优选地，所述退火工艺在900～1300摄氏度下退火10～180秒。

优选地，所述第一氧化物层和所述第二氧化物层的材料是氧化硅或二氧化硅。

优选地，形成所述第一氧化物层的方法是炉管氧化法。

优选地，所述第一氧化物层的厚度为30～100埃。

优选地，所述单晶硅层的厚度为30～100埃。

优选地，所述第二氧化物层采用包括SiH₂Cl₂与N₂O的混合气体或者是SiH₄与N₂O的混合气体，在750～800摄氏度下进行制备。