[发明专利]一种薄膜晶体管阵列基板及其制造方法

说明书

技术领域

本发明涉及一种液晶显示器薄膜晶体管阵列基板以及该阵列基板的制造方法；特别涉及薄膜晶体管阵列基板金属层形成的方法。

背景技术

目前，使用液晶显示器(LCD)成为一种潮流，液晶显示器具有高画质、较佳的空间利用率、低消耗功率、无辐射等优越特性，随着液晶显示器的技术日益成熟，也使得液晶显示器广泛的应用到各个领域中。一般而言，液晶显示器由一薄膜晶体管阵列基板，一彩色滤光片基板以及夹于两基板之间的液晶层所构成。其中，薄膜晶体管阵列基板主要包括一基板、以阵列方式排布于基板上的画素结构。前述的画素结构主要由扫描线、数据线、薄膜晶体管(Thin Film Transistor，TFT)、画素电极以及共通电极线所构成。扫描线和数据线分别用来传输扫描信号和数据信号，为了防止信号在传输过程中产生信号失真，一般用导电性能好的金属或者金属合金来作为扫描线和数据线的材料。

又，传统的液晶显示器技术中，位于薄膜晶体管阵列基板上的扫描线和数据线具有钼(Mo)和铝钕(AlNd)双层结构，该钼(Mo)和铝钕(AlNd)双层结构在中国已公开专利CN101392375中已经揭露。图1为扫描线具有该钼(Mo)和铝钕(AlNd)双层结构的薄膜晶体管阵列基板画素结构示意图。如图1所示，在基板10上，扫描线11与数据线12相互垂直交叉排列限定了画素结构13，画素电极14设置于画素结构13，且该画素电极14通过薄膜晶体管15分别与扫描线11和数据线12相连接。图2为图1中薄膜晶体管阵列基板画素结构沿A-A`的剖视图。请一并参考图1和图2，薄膜晶体管15包括栅极151、源极152和漏极153，栅极151与扫描线11相连接，源极152与数据线12相连接，漏极153与画素电极13相连接；第一金属层22设置在基板21上，且栅极151和扫描线11皆由第一金属层22所形成，又第一金属层22由一铝钕(AlNd)层221和一钼(Mo)金属层222两层结构构成，且铝钕(AlNd)层221位于基板21上，钼(Mo)金属层222位于铝钕(AlNd)层221上；绝缘层23设置在该钼(Mo)金属层222，半导体层24设置在绝缘层23上，第二金属层25位于半导体层24之上且部分覆盖半导体层24，其中源极152、漏极153和数据线12皆由第二金属层25所形成，钝化层26覆盖在第二金属层25上且该钝化层26上具有接触孔261暴露部分第二金属层25，使得设置于钝化层26之上的透明电极层27通过接触孔261与暴露部分第二金属层25相连接，其中画素电极14由透明电极层所27形成。

在上述的画素结构中，栅极具有钼(Mo)金属层和铝钕(AlNd)层的双层结构，虽然铝钕(AlNd)相较于铝(Al)金属具有较好的温度稳定性，可以防止高温成膜时铝原子晶粒之间挤压应力过大产生小丘(hillock)生长的问题，但是铝钕(AlNd)与铝(Al)金属相较之下会有较高的电阻率的缺点。

考虑到LCD尺寸不断增大的趋势，然而扫描线与数据线的长度会随着LCD尺寸的增大而一同增长，使得增长的扫描线与数据线随长度而增加电阻值，因而产生信号延迟(RC Delay)的问题，所以需要一种具有低电阻率的材料来解决上述问题。

虽然铝(Al)金属与铝钕(AlNd)相比具有电阻率低，价格低廉的优点；但是传统铝(Al)金属制程在高温成膜时由于铝原子之间挤压应力过大容易产生小丘(hillock)生长的问题，进而容易诱发薄膜晶体管栅极和源极、汲极间短路的发生。

鉴于以上的问题，目前产业上希望能够获取一种薄膜晶体管阵列基板的制造方法，该制造方法既可以应用现有技术中低电阻率的材料，同时又能够克服此种材料在高温成膜时產生小丘(hillock)的问题。

发明内容

然本发明目的在提供一种薄膜晶体管阵列基板及其制造方法，其中位于薄膜晶体管阵列基板上的第一金属层具有至少三层铝薄膜结构，而且本发明三层铝薄膜结构与上述前案技术中所提及之铝钕(AlNd)形成的栅极相比较，本发明三层铝薄膜结构可具有较低的电阻率，并且可以有效的克服金属层高温成膜时诱发hillock生长的问题。