[发明专利]双向三态缓冲器

说明书

技术领域

本发明涉及电子技术，特别涉及集成电路技术。

背景技术

双向缓冲器被用于诸如FPGA的可编程应用和其它的一些线路上信号被放大的结构。图1是一种现有技术，使用一个存储单元81用来控制信号流的方向，使用另一个存储单元82用来控制三态模式。三态控制含有一个传递晶体管，它位于缓冲器的输出，一对与缓冲晶体管串联的普通控制晶体管。在这些情况下，来自缓冲器64的信号必须在到达其目的地之前经至少两个传递晶体管传递。在另一种三态控制下，译码器关断缓冲器单元中的两个CMOS驱动晶体管，由于译码器逻辑，控制结构开关反应相当慢。图2是另一种现有技术的电路图，其解决了浮空的问题，但结构相当复杂。由于现有技术存在结构复杂、空间占用大的缺陷，而在集成电路行业中，非常需要发展电路结构来实现面积空间最小化和操作速度最快化的目的。

发明内容

本发明所要解决的技术问题是，提供一种新的双向三态缓冲器，具有更为简化和可靠的结构。

本发明解决所述技术问题采用的技术方案是，双向三态缓冲器，其特征在于，由MOS管41～MOS管44、存储单元M1、存储单元M2和一个缓冲单元S构成，A点接MOS管43的输入端和MOS管42的输出端，B点接MOS管41的输入端和MOS管44的输出端，C点接MOS管43MOS管41的输出端和缓冲单元S的输入端，D点接缓冲单元S的输出端和MOS管42、MOS管44的输入端；存储单元M1与MOS管41、42、43的栅极连接，存储单元M2与MOS管44的栅极连接。

进一步的，所述MOS管41、42、44为N沟道MOS管，MOS管43为P沟道MOS管。

或者所述MOS管41～44为N沟道MOS管，存储器M1通过非门与MOS管43的栅极连接。

前述C点为负载连接点。

前述MOS管的输入端和输出端是依据源极和漏极之间的电流方向确定。

本发明的有益效果是，较现有技术，本发明的结构更简洁，占用的空间更小，更能够满足高度集成化的要求。特别的，本发明的缓冲器从不浮空，负载连接至缓冲器输出端，开关更快。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1、2是现有技术的示意图。

图3是本发明的实施例1的结构示意图。

图4是本发明的实施例2的结构示意图。

图5是本发明的实施例3的结构示意图。

图6、7分别是应用环境中两种负载驱动方式的电路图。

具体实施方式

实施例1：见图3。

本实施例的线路部分A和B之间的双向缓冲连接含有来自线路A的默认输入，它用于在缓冲器处于三态模式时的缓冲。

双向缓冲器含有一个缓冲单元S，或称为缓冲器。两个存储单元M1和M2控制信号流的方向，以及缓冲器是否应该处于三态模式。当存储单元M1和M2都保持在逻辑0状态时，缓冲器处于三态模式，它既不驱动线路部分A，也不驱动线路部分B。但是，p-沟道MOS管43开启，线路部分A点上的信号接入缓冲单元S的输入端。当存储单元M1是逻辑0而M2是逻辑1时，MOS管43和44二者均开启，A点上的信号通过缓冲单元S输出到B点。当存储单元M1是逻辑1而M2是逻辑0时，MOS管41和42二者均开启，B点的信号通过缓冲单元S输出到A点。因此，缓冲器S的输入从不浮空。存储单元M1和M2不会同时处于逻辑1的状态，因为这样的安排将锁存缓冲单元S中的值。

实施例2：见图4。

本实施例的4个MOS管皆采用N沟道MOS管，存储器M1通过非门与MOS管43的栅极连接，存储器M1与MOS管41和42的栅极为直连。存储器M2与MOS管44的栅极为直连。

实施例3：见图5。

本实施例由多个缓冲器串联构成。现有技术的负载的连接点为A点，本实施例在缓冲器的输出点D接负载L，这些负载被线路部分A2驱动。因为线路部分A2总是连接到缓冲单元S的输入或输出端，并且缓冲单元的输出端总是连接到D点，所以，在所有的配置中，线路部分A2可以理解为是D点的信号的源。图5中的双向缓冲器的输出驱动相关的负载，而不管缓冲器的指向。因为负载L直接连至缓冲器的输出，减少了必须由驱动线路部分A2的信号驱动的负载，减小了关键路径线路上的电容，加快了传播速度。

图6～7表示三态缓冲器的一种实际应用情形。图6中，外部线路经过比较长的路径驱动负载，路径电阻较大，导致驱动能力下降。相对于图6，图7中的负载由缓冲器直接驱动，不受干扰。