[发明专利]半导体装置

说明书

技术领域

本发明涉及一种相对于静电放电等预料不到的高电压的施加具有防止电路损坏的单元的半导体装置。

背景技术

作为集成电路的不良的很大原因之一，有静电放电(ElectroStatic Discharge，以下称为“ESD”)所引起的半导体元件、电极等的损坏。于是，作为ESD所引起的集成电路的损坏防止对策，在端子和集成电路之间插入保护电路。保护电路是用来防止在ESD现象时产生的称为浪涌或尖峰(spike)等的超过额定的过大电压或电流(下面，称为“浪涌”)被供应到集成电路的电路。作为用于保护电路的典型元件，有电阻元件、二极管、电容元件。

例如，在专利文件1和2中记载有如下事实：利用形成在绝缘膜上的半导体层形成二极管，并且将该二极管用作保护电路的元件。在专利文件1中，在高频输出输入信号线和外部供应电源VDD之间插入有横向二极管，该横向二极管通过在多晶硅膜中在横方向上形成PN结来得到。在专利文件2中，将由半导体层构成的PIN二极管用作保护元件。通过以相对于该PIN二极管的I层的方式设置浮动电极，当过大电流流过于保护电路元件而栅极绝缘膜损坏，因此发生电贯穿时，PIN二极管的P层(或N层)和浮动电极成为短路的结构。

[专利文献1]日本专利申请公开2002-100761号公报

[专利文献2]日本专利申请公开2006-60191号公报

发明内容

本发明的一个方式提供不容易产生不良的半导体装置。

本发明的一个方式包括：端子电极；保护电路；集成电路；以及使它们彼此电连接的布线，其中，保护电路设置在端子电极和集成电路之间，并且，通过不分支布线地连接端子电极、保护电路及集成电路，可以减少施加到集成电路的浪涌的影响。

本发明的一个方式包括：端子电极；保护电路；集成电路；以及使它们彼此电连接的布线，其中，在端子电极和集成电路之间不分支布线地设置保护电路，并且有效地使保护电路起作用来减少施加到集成电路的浪涌的影响。

本发明的一个方式包括：端子电极；保护电路；集成电路；以及使它们彼此电连接的布线，其中，保护电路设置在端子电极和集成电路之间，不分支布线地连接端子电极、保护电路及集成电路，并且，根据输入到端子电极的信号控制保护电路。

另外，在本发明的一个方式中，也可以采用对端子电极施加电源电压的结构。

本发明的一个方式是一种半导体装置，至少包括：第一端子电极；第二端子电极；第一布线；第二布线；保护电路；以及集成电路，其中，第一端子电极通过第一布线电连接到集成电路的一部分(第一区)，第二端子电极通过第二布线电连接到集成电路的另一部分(第二区)，位于第一端子电极和集成电路之间的第一布线的至少一部分不分支地电连接到保护电路的一部分(第一区)，位于第二端子电极和集成电路之间的第二布线的至少一部分不分支地电连接到保护电路的另一部分(第二区)，并且，根据第一布线和第二布线的电位差控制保护电路。

另外，在本发明的一个方式中，也可以采用在第一布线上施加电源电压的结构。

此外，在本发明的一个方式中，也可以采用保护电路具有包括N型杂质区及P型杂质区的半导体膜的结构。

本发明的一个方式是一种半导体装置，至少包括：第一端子电极；第二端子电极；第一布线；第二布线；第三布线；保护电路；以及集成电路，其中，第一端子电极通过第一布线电连接到集成电路的一部分(第一区)，第二端子电极通过第二布线电连接到集成电路的另一部分(第二区)，第三布线与第二布线电连接，第一端子电极和第三布线在其间夹着绝缘膜重叠，位于第一端子电极和集成电路之间的第一布线的至少一部分不分支地电连接到保护电路的一部分(第一区)，位于第二端子电极和集成电路之间的第二布线的至少一部分不分支地电连接到保护电路的另一部分(第二区)，并且，根据第一布线和第二布线的电位差控制保护电路。

此外，本发明的一个方式是具有上述半导体装置的电子设备。

本发明的一个方式可以防止由于静电放电所引起的的半导体装置的损坏。此外，还可以减少在半导体装置中产生的不良。

附图说明

图1A和1B是说明本发明的一个方式的半导体装置的图；

图2A和2B是说明本发明的一个方式的半导体装置的图；

图3A和3B是说明本发明的一个方式的半导体装置的图；

图4A和4B是说明现有半导体装置的例子的图；

图5A和5B是现有技术的例子及本发明的一个方式的半导体装置的等效电路图；